采用单片计设计频率计 - 毕业论文

采用单片机设计频率计

第二章 频率计总体方案设计

2.1 方案比较

方案一：本方案主要以单片机为核心，利用单片机的计数定时功能来实现频率的计数并且利用单片机的动态扫描把测出的数据送到数字显示电路显示。其实原理框图如2.1所示

信号放大电路信号整形单片机AT89S51电路 数字显示电路 2.1 方案一原理图

方案二：本方案主要以数字器件为核心，主要分为时基电路，逻辑控制电路，放大整形电路，闸门电路，计数电路，锁存电路，译码显示电路七大部分。其原理框图如图2.2所示

译码显示器

逻辑控制电路锁存器 时基电路 放大整形电路 2.2方案二原理框图 - 5 -

计数器 闸门电路

江苏信息职业技术学院毕业设计

2.2方案论证

方案一：本方案主要以单片机为核心，被测信号先进入信号放大电路进行放大，再被送到波形整形电路整形，把被测得正弦波或者三角波为方波。利用单片机的计数器和定时器的功能对被测信号进行计数。编写相应的程序可以使单片机自动调节测量的量程，并把测出的频率数据送到显示电路显示。

方案二：本方案使用大量的数字器件，被测量信号放大整形电路变成计数器所要求的脉冲信号，其频率于被测信号的频率相同。同时时基电路提供标准时间基准信号，其高电平持续时间1s，当1s信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到1s信号结束闸门关闭，停止计数。若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率FX=NHZ。逻辑控制电路的作用有两个：一是产生锁存脉冲，是显示器上的数字稳定；二是产生清零脉冲，使计数器每次测量从零开始计数。

2.3方案选择

比较以上两种方案可以知道，方案一得核心是单片机，使用的元器件少，原理电路简单，调试简单只要改变程序的设定值则可以实现不同频率范围的测试能自动选择测试的量程。与方案一相比较方案二则使用了大量的数字元器件，原理电路复杂，硬件调试麻烦。如要测量高频的信号还需要加上分频电路，价格相对高了点。基于上述，所以选择了方案一。

- 6 -

采用单片机设计频率计

第三章 系统硬件设计

3.1 一般数字式频率计的原理

数字式频率计是测量频率最常用的仪器之一，其基本设计原理是首先把待测信号通过放大整形，变成一个脉冲信号，然后通过控制电路控制计数器计数，最后送到译码显示电路里进行显示，其基本构成框图如图3.1 所示

待测信号

放大整形电路 计数器电路 译码显示电路 控制门电路 3.1 频率计原理框图

3.2频率计方案的概述

本频率计的设计以AT89S51单片机为核心，利用它内部的定时/计数器完成待测信号周期/频率的测量，单片机AT89S51内部具有2个16位定时/计数器，定时/计数器的工作可以由编程来实现定时，计数和产生计数溢出时中断要求的功能。在定时器工作方式下，在被测时间间隔内，每来一个机器周期，计数器自动加1，这样以机器周期为基准可以用来测量时间间隔。在计数器工作方式下，加至外部引脚的待测信号发生从1到0的跳变计数器加1，这样在计数闸门的控制下可以用来测量待测信号的频率。外部输入在每个机器周期被采用一次，这样查测一次从1到0的跳变至少需要2个机器周期，所以最大计数速率为时钟频率1/24。定时/计数器的工作有运行控制位TR控制，当TR置，定时/计数器开始计数：当TR清0 ，停止计数。

本设计终合考虑了频率测量精度和测量反应时间的要求。例如打要求频率测量结果为3位有效数字，这时如果待测信号的频率为1HZ，则计数闸门宽度必须大

- 7 -

江苏信息职业技术学院毕业设计

于1000S。为了兼顾频率测量精度和测量反应时间的要求，把测量工作分为两种方法：

（1）当待测信号的频率>100HZ时，定时/计数器构成为计数器，以机器周期为基准，由软件产生计数闸门，计数闸门宽度>1S时，即可满足频率测量结果为3位有效数字。

（2）当待测信号的频率<100HZ时，定时/计数器构成为定时器，由频率计的处理电路把待测信号变成方波，方波宽度等于待测信号的周期。这时用方波做计数闸门，当待测信号的频率=100HZ，周期为10ms，使用12HZ时钟的最小计数值为10000，完全满足测量精度的要求。

3.3 单片机

3.3.1 89S51一般概述

该AT89S51是一个低功耗，高性能CMOS8位微控制器，可在4K字节的系统内编程的闪存存储器。该设备是采用Atmel的高密度非易失性存储器技术和符合工业标准的80C51指令集合引脚。芯片上的Flash程序存储器课重新编程的系统或常规非易失性内存编程。通过结合通用8位中央处理器的系统内课编程闪存的单芯片，AT89S51是一个功能强大的微控制器提供了高度灵活的和具有成本效益的解决办法，可在许多嵌入式控制中应用。

在AT89S51提供以下标准功能：4K字节的Flash闪存，128字节的RAM,32个I/O线，看门狗定时器，两个数据指针，两个16位定时器/计数器，5向量两级中断结构，全双工串行端口，片上振荡器和时钟电路。此外，AT89S51设计的静态逻辑操作到零频率和支持两种软件可选电模式。

空闲模式停止的CPU，同时允许的RAM，定时器/计数器，串行接口和中断系统继续运作。在掉电模式保存RAM内容，可停止振荡器，停止振荡器，停止所有其他芯片的功能，直到下一个外部中断或硬件复位。

3.3.2引脚功能说明

- 8 -