《数字逻辑电路(A)》复习题第六章时序电路

页眉内容 时序逻辑电路

一、选择题

1．同步计数器和异步计数器比较，同步计数器的显著优点是 。

A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。 3．下列逻辑电路中为时序逻辑电路的是 。

A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 4. N个触发器可以构成最大计数长度（进制数）为 的计数器。 A.N B.2N C.N2 D.2N 5. N个触发器可以构成能寄存 位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 6．

7．同步时序电路和异步时序电路比较，其差异在于后者 。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 8．一位8421BCD码计数器至少需要 个触发器。 A.3 B.4 C.5 D.10

9.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同

步二进制计数器，最少应使用 个触发器。 A.2 B.3 C.4 D.8

10．8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。 A.1 B.2 C.4 D.8 二、判断题（正确打√，错误的打×）

1．同步时序电路由组合电路和存储器两部分组成。（ √ ） 2．组合电路不含有记忆功能的器件。（ √ ） 3．时序电路不含有记忆功能的器件。（× ） 4．同步时序电路具有统一的时钟CP控制。（ √ ） 5．异步时序电路的各级触发器类型不同。（ × ）

6．环形计数器在每个时钟脉冲CP作用时，相临状态仅有一位触发器发生状态更新。（ × ） 7．环形计数器如果不作自启动修改，则总有孤立状态存在。（ √ ）

页脚内容

页眉内容

8．计数器的模是指构成计数器的触发器的个数。（ × ）

10．D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序电路。（ × ） 13．同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使

用同步二进制计数器。（ × ）

14．利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是

短暂的过渡状态，不能稳定而是立刻变为0状态。（ √ ）

三、填空题

1．寄存器按照功能不同可分为两类： 寄存器和 寄存器。 2．数字电路按照是否有记忆功能通常可分为两类： 、 。 3．由四位环形移位寄存器构成的顺序脉冲发生器可产生 个顺序脉冲。 4．时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。

5．用电位触发的D触发器（同步式触发器）构成的寄存器称为 。 6.n个触发器构成的环形计数器，其模数是 ，又是 进制计数器，也是一个 分频电路，也是一个 顺序脉冲发生器。该环形计数器 自启动能力的。

7. n个触发器构成的扭环形计数器，其模数是 ，又是 进制计数器，也是一个 分频电路，该环形计数器 自启动能力的。

四、时序电路的分析 1、分析以下电路，说明电路功能。

2、分析下图所示时序电路，作出状态表和状态图，指出其逻辑功能。 页脚内容

页眉内容

第七章答案

一、选择题

1． A 2． D 3． C 4． D 5． B 6． A 7． B 8． B 9． B 10． D 11． D 12． A 13． B 14． AB 15． A 16． C

二、判断题

1.√ 2.√ 3.√ 4.√ 5.× 页脚内容

页眉内容

6.× 7.√ 8.× 9.× 10.× 11.√ 12.× 13.× 14.√

三、填空题

1． 移位 数码

2． 组合逻辑电路 时序逻辑电路

3． 4

4． 同步 异步 5． 锁存器

6． N, n n n 无 7． 2n, 偶数，2n 无

四、1.（1）、J1?Q0 ， （2）、Q1n?1?Q0Q1n、 Q0n?1?Q1Q0n （3）、 （4）、

页脚内容

J0?Q1 ， K0?K1?1

Q1n Q0n Q1n+1 Q0n+1 0 0 1 0 0 1 0 0 1 0 0 1 1 1 0 0