当前位置：首页 > 100MHz等精度频率计设计基于VerilogHDL
.
LPM_PLL模块
由于板载晶振50M，达不到100MHz要求，加入LPM_PLL模块为了倍频，得到所需要的100MHz基准信号。
.
.
couter32模块
计数器，采用32位，因为2^32>100M.
.
.
process模块
软件转换，由于计算结果会溢出，这里下载到板子的程序并不包含这个，process模块仅用于仿真使用。
MUX模块
4选1模块，选择要输出的结果
.
.
SMG模块
驱动4个7段数码管。
.
本文作者：...共分享92篇相关文档
