算术逻辑运算单元

说明：(1)H＝高电平，L＝低电平.(2)*表示每一位均移到下一个更高位，即A*＝2A

注意，表2.5中算术运算操作是用补码表示法来表示的。其中“加”是指算术加，运算时要考虑进位，而符号“＋”是指“逻辑加”。其次，减法是用补码方法进行的，其中数的反码是内部产生的，而结果输出“A减B减1”，因此做减法时需在最末位产生一个强迫进位(加1)，以便产生“A减B”的结果。另外，“A＝B”输出端可指示两个数相等，因此它与其他ALU的“A＝B”输出端按“与”逻辑连接后，可以检测两个数的相等条

件。

4.两级先行进位的ALU

前面说过，74181ALU设置了P和G两个本组先行进位输出端。如果将四片74181的P，G输出端送

入到74182先行进位部件（CLA），又可实现第二级的先行进位，即组与组之间的先行进位。

假设4片（组）74181的先行进位输出依次为P0，G0，G1P1，P2，G2，P3，G3，那么参考式(2.37)的进

位逻辑表达式，先行进位部件74182CLA所提供的进位逻辑关系如下：

Cn＋ｘ＝G0＋P0Cn

Cn＋ｙ＝G1＋P1Cn＋ｘ＝G1＋G0P1＋P0P1Cn

Cn＋ｚ＝G2＋P2Cn＋ｙ＝G2＋G1P2＋G0P1P2＋P0P1P2Cn (2.38)

Cn＋4 ＝G3＋P3Cn＋ｚ＝G3＋G2P3＋G1P1P2＋G0P1P2P3＋P0P1P2P3Cn

＝G*＋P*Cn

其中

P*＝P0P1P2P3

G*＝G3＋G2P3＋G1P1P2＋G0P1P2P3

根据以上表达式，用TTL器件实现的成组先行进位部件74182的逻辑电路图如下所示，其中G*称为

成组进位发生输出，P*称为成组进位传送输出。

下面介绍如何用若干个74181ALU位片，与配套的74182先行进位部件CLA在一起，构成一个全字长的A

LU。

下图示出了用两个16位全先行进位部件级联组成的32位ALU逻辑方框图。在这个电路中使用了八个74181ALU和两个74182CLA器件。很显然，对一个16位来说，CLA部件构成了第二级的先行进位逻辑，

即实现四个小组（位片）之间的先行进位，从而使全字长ALU的运算时间大大缩短。

图2.13 用两个6位全先行进位部件级联组成的32位ALU