计算机组成原理题库

KD7-KD0 (00100000) SWB=0 LDAR= 数据开关置数 开输入三态门 存入寄存器AR

SWB=1 CE=0 R0B=0 关输入三态门 WE=1 R0 寄存器的数存入存

开R0三态门 储器RAM

CE=1 WE=0 CE=0 R0B=1 LEDB =0 OUTWR=0

关R0三态门 存储器输出到LED

关存储器 显示

总线控制实验

一、 实验目的

掌握数据通路优先级的方式及其方法

二、 实验内容

１、实验原理

总线是多个部件共享的，为了有效地进行部件间的通信，必须要一个总线控制机构对总线进行合理的分配和管理，否则会造成争用局面毁坏系统。总线优先机构就是完成这个任务的部件。在前面的数据通路实验中，关于总线的优先问题是由人为控制的，本实验将设计一个控制逻辑来实现总线优先功能。实验将下图中的控制输出部件的使能输入端接入控制逻辑，然后由控制逻辑输出至各对应部件。其中的设备有INPUT、RAM、及R0，其优先级依次降低。即INPUT设备的优先级最高，当它输出有效时，即使给其它设备输入／输出有效也不能工作。其它设备依次类推。这样可以避免几个设备若同时输出数据至总线时的冲突，造成器件损坏。

数据输 入开关 地址寄存器AR 存储器RAM 数码管显示 R0 寄存器

2、实验步骤

a) 用ＡＢＬＥ语言设计控制逻辑，源程序如下。

MODULE BUS_CTR \

DATA_IN, CS_IN, R0_IN PIN 34,41,52; WR PIN 45;

DATA_OUT,CS_OUT ,R0_OUT PIN 11,26,18; \

EQUATIONS \

WHEN DATA_IN == 0 THEN {DATA_OUT = 0;CS_OUT = 1;R0_OUT = 1;} ELSE

WHEN (CS_IN==0)&(WR==1) THEN {DATA_OUT = 1;CS_OUT = 0;R0_OUT = 1;} ELSE WHEN R0_IN == 0 THEN {DATA_OUT = 1;CS_OUT = 1;R0_OUT = 0;}

ELSE {DATA_OUT = 1;CS_OUT = 1;R0_OUT = 1;}

END

b) 编译上述文件，并将生成的ＪＥＤ文件下载到ＩＳＰ１０３２Ｅ芯片中。 c) 实验连线

１、REGBUS连EXJ2；

２、EXJ1连BUS1,MBUS连BUS2；

3、拔掉跳线器SWB、LDAR、CE，WE连左边； 4、PJ3第45脚连KZT2（WE），第52脚连J11（PCB）的最左边。 5、PJ2第34脚连SWB的最左边，第41脚连CE的最左边。

6、PJ9第11脚连SWB的中间，PJ10第18脚连J14（R0B）的中间端， 7、PJ1第26脚连CE的中间

8、拔掉跳线器J13，J14，J18，J24；

9、用单芯线连接J13（中间端LDR0）到UJ2最右端，J18（中间端OUTWR）连UJ2右端第二针，J24（中间端LEDB）连UJ2右端第三针，即UA0控制LDR0、、UA1控制OUTWR、UA2控制LEDB。

10、拔掉跳线器J22，J23。

d）具体操作同数据通路实验。

基于流水技术构成模型计算机的实验

一、实验目的

1、在掌握RSIC处理器构成的模型机实验基础上，进一步将其构成一台具有流水功能的模型机。

2、RSIC处理器的五条基本指令为例，并编写相应的微程序，掌握流水概念。

二、实验内容

1、RSIC处理器设计的一般原则：

A．确定指令系统时，只选用使用频率很高的那些指令，在此基础上增加少量能有效支持操作

系统和高级语言实现及其它功能的最有用指令。

B．大大减少系统采用的寻址方式种类，一般不超过两种，简化指令格式，使之限制在1~2种

之内，并让全部指令都具有相同的长度。

C．所有指令都在一个机器周期内完成。 D．扩大通用通用寄存器个数，尽可能减少访存操作，所有指令中只有存（STORE）、取（LOAD）

指令才可访问，其它指令的操作一律都在寄存器间进行。

E．为了提高执行速度，大部分指令都采用硬联控制实现，少量采用微程序实现。

2、本实验中RISC处理器指令系统的定义

A．选用使用频率比较高的五条基本指令：

MOV 、 ADD、 STORE、 LOAD、 JMP B．寻址方式采用寄存器寻址及直接寻址两种方式。 C．指令格式采用单字节及双字节两种格式：

7 4 3 2 1 0

操作码 Rs Rd

7 4 3 2 1 0

Rs Rd 操作码

A

其中Rs或Rd为不同状态,则选中不同寄存器:

Rd Rs或Rd 寄存器 寄存器

R0 0 0 DR0 0 0 R1 0 1 DR1 1 1 1 0 R2

MOV、ADD两条指令为单周期执行完成。STORE、LOAD、JMP三条指令为双周期执行完成。在STORE、LOAD两条指令里，A为存或取数的直接地址；在JMP指令里，A为转移地址的立即数。

3、基于RSIC处理器的流水方案设计原理： A．本模型采用的数据通路图如图所示：