分析DMA在嵌入式系统中的应用

分析DMA在嵌入式系统中的应用

一 DMA描述

DMA的英文拼写是“Direct Memory Access”，汉语的意思就是直接内存访问。 它是一种快速传输数据的机制，数据存取不需要经过处理器的干预，直接在源地址和目的地址之间进行快速传输，从而提高数据的传输速率。

DMA是嵌入式微处理器系统中普遍采用的能够有效减轻处理器内核负担、提高性能的一项技术，通过在系统总线上增加能够主动发起请求的主设备ＤＭＡ控制器（ＤＭＡＣ）来实现。ＤＭＡＣ是系统上的一个附加模块，它能模仿CPU传送数据，在ＣＰＵ不需要总线或者总线强制CPU暂时挂载操作时才能使用总线，优点是集中管理，并提供统一的接口和易于扩充的配置。

二 DMA内存访问技术的优势

我们可以理解，无论是程序控制方式还是中断控制方式，数据的传输都必须经过处理器。

而在一个嵌入式微处理器为主控的应用系统中，当有大量数据在存储器和外设之间传输时，采用程序控制方式显然不合适，但是若采用中断控制方式，会造成中断次数过于频繁，不仅速度上不去，还需要处理器及时干预进行处理，大大降低了工作的效率。

然而，使用DMA的好处就是它不需要CPU的干预而直接服务外设，这样CPU就可以去处理别的事务，从而提高系统的效率，对于慢速设备，其作用只是降低CPU的使用率，但对于高速设备，它不只是降低CPU的使用率，而且能大大提高硬件设备的吞吐量。因为对于这种设备，CPU直接供应数据的速度太低。 因CPU只能一个总线周期最多存取一次总线，而且对于处理器，它不能把内存中A地址的值直接搬到B地址。它只能先把A地址的值搬到一个寄存器，然后再从这个寄存器搬到B地址。也就是说，对于处理器，要花费两个总线周期才能将A地址的值送到B地址。而DMA就不同了，一般系统中的DMA都有突发（Burst）传输的能力，在这种模式下，DMA能一次传输几个甚至几十个字节的数据，所以使用DMA能使设备的吞吐能力大为增强。

鉴于上面的优势，系统中使用DMA是必要的，能够提高数据吞吐量，减轻了ＣＰＵ的负担，使得整个系统的性能得到提高。

三 DMA的工作原理

首先，处理器slave接口单元对DMAC的配置寄存器做初始化操作，将配置信息写入

DMAC中；然后，DMAC根据DMA请求信号，DMAC的master接口单元向处理器申请总线控制权，若得到总线控制权，进行数据传输，则按照之前的配置进行；最后，在数据传输完毕后，DMAC发出中断信号，释放AXI总线。

1

四 DMA的类型举例

1.三种基于AXI的DMA接口

XILINX XPS中提供AXI Centralized DMA、AXI VideoＤＭＡ和AXI DMA ，如下表； 接口名称 数据位宽 接口类型 功能描述 关键特性 AXI Centralized DMA control 32 AXI4-liCPU通过总线对ＤＭＡte slave 内部的源地址寄存器、目的地址寄存器、控制寄存器、状态寄存器和传输数据长度寄存器等进行初始化。 AXI4 master Scatter32 /gather data read 32、64、AXI4 128、master 256、512、1024 32、64、AXI4 128、master 256、512、1024 data write a 兼容总线AXI4、AXI4-lite接口协议； b AXI4数据宽度支持32、64、128、256、512、1024； 从系统内存读取和更新 c AXI4-Stream ＤＭＡ传输数据的配置数据宽度支持8、信息，根据配置信息初16、32、64、128、始化CDMA传输参数，256、512、1024； 执行S/G传输模式；它 d 可选的数据重卸载了CPU控制传输，组引擎； e 独立且异步的实现硬件自动化。 数据通道操作； 根据源地址从系统内存 g可选S/G模式传输和普通模式传中读取数据。 输； h 可选存储转发。 根据目的地址向系统内 存中写入数据。 AXI Video DMA control 32 AXI4-li访问VDMA内部的寄存te slave 器，对ＤＭＡ内部的源地址寄存器、目的地址寄存器、控制寄存器、状态寄存器和传输数据长度寄存器等进行初始化。 AXI4 从系统内存读取和更新2

Scatter

32 a 高带宽直接存储的视频数据流； b 具有二维DMA传送操作； c 独立且异步读取和写入通道操作；

/gather master data memory mapped read(mm2s) data memory mapped write(s2mm) 32、64、AXI4 128、master 256、512、1024 32、64、AXI4 128、master 256、512、1024 data 8、16、AXI4-Sstream 32、64、tream out 128、master 256、512、1024 data 8、16、AXI4-Sstream 32、64、tream in 128、slave 256、512、1024 ＤＭＡ传输数据的配置d 同步耦合帧信息，根据配置信息初缓冲区； 始化ＶＤＭＡ传输参e 支持最大32数，执行S/G传输模式；帧缓冲区； 它卸载了CPU控制传f 支持动态时输，实现硬件自动化。 钟频率的变化； g 配置突发传根据源地址从系统内存输数据的大小与行中读取数据。 缓冲区的深度； h 处理器可访问的初始化、中断、状态和管理寄存器； i 兼容AXI4、根据目的地址向系统内AXI4-lite、存中写入数据。 AXI4-stream接口协议； j 可选的S/G传输模式和普通模式传输。 从VDMA侧到兼容 AXI4-Stream流接口的数据传输；数据位宽必须不大于data memory mapped 数据的位宽。 从兼容AXI4-Stream流接口到VDMA侧的数据传输；数据位宽必须不大于data memory mapped 数据的位宽。 访问DMA内部的寄存器，对ＤＭＡ内部的源地址寄存器、目的地址寄存器、控制寄存器、状态寄存器和传输数据长度寄存器等进行初始化。 根据源地址从系统内存中读取数据。 a 兼容AXI4-lite AXI4、AXI4-Stream总线接口协议； b 可选的普通传输模式和S/G模式； c 数据宽度可至1024； d 可选AXI控制流和状态流； e 两通道是独立、全双工的。 AXI DMA Control 32 AXI-lite Slave AXI Memory Map Read

32、64、 AXI4 128、 Master 256、 512、 1024 3

Master AXI Memory Map write Master 32、64、 AXI4 128、 Master 256、512、 1024 AXI4 Master 根据目的地址向系统内存中写入数据。 Scatter32 / Gather 从系统内存读取和更新ＤＭＡ传输数据的配置信息，根据配置信息初始化ＤＭＡ传输参数，执行S/G传输模式；它卸载了CPU控制传输，实现硬件自动化。 从DMA侧到兼容AXI4-Stream流接口的数据传输；数据位宽必须不大于data memory mapped 数据的位宽。 从兼容AXI4-Stream的流接口到DMA侧的数据传输；数据位宽必须不大于data memory mapped 数据的位宽。 控制着memory to stream的数据流 Data Stream Out 32、64、 AXI4- 128、 Stream 256、Master 512、 1024 32、64、 AXI4- 128、 Stream 256、Slave 512、 1024 AXI4- Stream Master Data Stream In AXI 32 Control Stream Master AXI 32 Status Stream Slave AXI4- Stream Slave AXI4-Stream侧传输数据流的状态传送给DMA 2. DMA内部寄存器的读写方式

基于AXI的DMA对内部寄存器的读写有着相同的方式。在普通传输模式下，DMA内部的寄存器都是由处理器通过AXI-Lite总线进行读写的；但基于AXI总线的三种ＤＭＡ，都增加了S/G传输模式，它卸载了处理器对寄存器的读写，通过独立的S/G读写通道对存储着命令描述符的内存进行访问读取、处理描述符，然后更新描述符写入内存。

4