自动换挡型数字频率计设计(纯数字电路)

U16A45671Y01Y11Y21Y31A1B~1G23174LS139DU203456ABCDQAQBQCQDRCO14131211153456ABCDU10QAQBQCQDRCO14131211153456ABCDU12QAQBQCQDRCO14131211157ENP10ENT912~LOAD~CLRCLK7ENP10ENT912~LOAD~CLRCLK7ENP10ENT912~LOAD~CLRCLK74160N74160N80VCC5VVCC74160N93图2-2 分频电路

3、控制信号产生电路

把闸门信号输到74LS160的CLK端，把74160的输出端A、B输到74LS139的输入端，其输出就能产生计数、锁存、换挡、清零控制信号。

4、闸门产生和换挡控制电路设计

我们是通过74LS153双4选一数据选择器来选择所要的脉冲信号即闸门

信号，由74LS153接换挡电路的A,B来对脉冲信号的选择进行控制。当BA输入00时74LS151输出的方波的频率是1Hz；当BA输入01时74LS151输出的方波的频率是10Hz；当BA输入10时74LS151输出的方波的频率是100Hz，当BA输入11时74LS151输出的方波的频率为1000HZ。然后将74LS151输出的方波作用到控制信号产生电路的CLK端，将1Y0，1Y1，1Y2，1Y3输出的信号分别接到相应端口，完成控制功能。同时，如同在换挡原理中所说，计数最高位的芯片74160N的进位输出端有进位时，应该使当前的档位提高一个档位；而只要三个显示器的最高位没有显示数字或者说仅仅是显示0时，应该使当前的档位降低一个档位。按照一个控制周期内，计数，锁存，换挡，清零的顺序依次进行。

换挡的实现：

首先必须说明,换挡电路（1）中的两个D触发器的应用:当D触发器如下图一样的连接时，其输出信号会如此变化：每一个控制周期开始时，前一个周期的

~~清零信号使D触发器的输出端Q=0，Q=1;之后，第1个脉冲信号输入时，Q和Q~都会有一个跳变，分别表现为：Q输出端为向上的跳变，Q为向下的跳变。

另外，换挡电路（2）中的74192N的UP和DOWN的输入端是上升沿触发 （1）低档到高档：此时计数最高位的芯片74160N的进位输出端有进位，计数中间位的芯片74160N的进位输出端一直有进位，这时，需要使换挡电路中的

~UP触发，而不能使DOWN触发，则决定了要使UP输入端接的是Q输出的信号，~因为Q的输出信号在第1次进位脉冲输入时就已经完成了向下的跳变，而这不会使DOWN触发。同时，在触发之后，一直为低电平，和经过非门的换挡信号进行与运算之后，仍然输出为低电平。而与之相反，Q端输出的波形完成了向上跳变，在和同样经过非门的换挡信号与运算后，一定会有向上的跳变，可以使UP触发。 （2）高档换低档：高位到低位时，计数最高位的芯片74160N和计数中间位的芯片74160N的进位输出端都没有进位，这时，不能使换挡电路中的UP触发，

~而要使DOWN触发。当Q的输出信号在没有进位脉冲输入时就保持高电平，但在和经过非门的换挡信号进行与运算之后，一定会有向上的跳变，可以使DOWN触发。同时，Q的输出信号在没有进位脉冲输入时就保持低电平，和换挡信号进行与运算之后，仍然输出为低电平，没有跳变，UP没有触发。

同时需要对74192N中各个输入输出端进行说明：

（1）A,B,C,D四个输入端中，C，D两个输入端不用，接地即可，A，B两个输入端则是用预先选择档位，图中的A,B两个输入端接高电平，表示选择1000Hz的档位。

（2）QA,QB,QC,QD四个输出端中，QA,QB直接接到量程选择电路中数据选择器的A,B端，QC这样的连接是为了当QA, QB，QC输出的信号组合将为为001时，保持选择1000Hz档位时的结果。

（3）B0（或C0）中的输出信号表示，在QA，QB为00的组合时，不出现11的组合形式（74192N为一个16进制的可逆移位寄存器，所以，在出现低两位出现00组合时，继续减会出现11的组合）。

（a） 信号选择电路

U123456710912ABCDENPENT~LOAD~CLRCLKQAQBQCQDRCO141312111515121413121110~2G~1GBA2C32C22C12C01C31C21C11C0U1974160N2Y939787934561Y774153N （b）闸门产生电路

（c）换挡电路（1）