基本门电路逻辑功能的测试数电实验报告

n — OC门个数 N — 负载门个数

m — 接入电路的负载门输入端总个数

RL值须小于RLmax，否则VOH将下降，RL值须大于RLmin，否则VOL将上升，又RL的大小会影响输出波形的边沿时间，在工作速度较高时，RL应尽量选取接近RLmin。 除了OC与非门外，还有其它类型的OC器件，RL的选取方法也与此类同。 2、TTL三态输出门（3S门）

TTL三态输出门是一种特殊的门电路，它与普通的TTL门电路结构不同，它的输出端除了通常的高电平、低电平两种状态外（这两种状态均为低阻状态），还有第三种输出状态 — 高阻状态，处于高阻状态时，电路与负载之间相当于开路。三态输出门按逻辑功能及控制方式来分有各种不同类型，本实验所用三态门的型号是74LS125三态输出四总线缓冲器，附图1－4(a)是三态

(a) (b)

附图1－4 74LS125三态四总线缓冲器逻辑符号及引脚排列

输出四总线缓冲器的逻辑符号，它有一个控制端（又称禁止端或使能端）E，

E＝0为正常工作状态，实现Y＝A的逻辑功能；E＝1为禁止状态，输出Y呈现

高阻状态。 这种在控制端加低电平时电路才能正常工作的工作方式称低电平使能。

附图1－4(b)为74LS125引脚排列。附表1－1为功能表。

三态电路主要用途之一是实现总线传输，即用一个传输通道(称总线)，以选通方式传送多路信息。附图1－5所示，电路中把若干个三态TTL电路输出端直接连接在一起构成三态门总线，使用时，要求只有需要传输信息的三态控制端处于使能态（E＝0）其余各门皆处于禁止状态（E＝1）。由于三态门输出电路结构与普通TTL电路相同，显然， 若同时有两个或两个以上三态门的控制端处于

使能态，将出现与普通TTL 门“线与”运用时同样的问题，因而是绝对不允许的。

附表1－1

输 入 E输 出 Y 0 1 高阻态 A 0 0 1 0 1 附图1－5 三态输出门实现总线传输

1