交通信号灯逻辑电路设计 - - 数电课设

VCC5VR248k|?119R148k|?GND15CONVCC22674RSTVCC3OUTU1TRITHRDISC1100nFC210nF0LM555CM 图10 由555定时器构成的秒脉冲发生器

由此电路就可以产生脉冲频率为1赫兹的脉冲。

3.3倒计时装置

3.3.1 十进制加减法计数器74LS192的工作原理

74LS192同步可逆递增/递减BCD 计数器。74LS192的预置数是异步的，当置入控制端（Load）为低电平时，不管时钟（CP）的状态如何, 输出端（Q0～Q3）即可预置成与数据输入端（D0～D3）相一致的状态。74LS192 的计数是同步的，当计数控制端（CTEN ）为低电平时，在CP 上升沿作用下Q0～Q3同时变化，从而消除了异步计数器中现的计数尖峰。当计数方式控制（U /D）为低电平时进行加计数，当计数方式控制（U /D）为高电平时进行减计数。只有在CP 为高电平时CTEN 和U /D 才可以跳变。74LS192有超前进位的功能，当计数溢出时，进位/错位输出端（CO/BO）输出一低电平脉冲，其宽度为CP 脉冲周期的高电平脉冲；行波时钟输出端（ RC ）输出一个宽度等于CP 低电平部分的低电平脉冲。利用 RC 端，可级联成N 位同步计数器。当采用并行CP控制时，则将RC 接到后一级CT ；当采用并行CT 控制时，则将RC 接到后一级CP。

引出管脚符号： CO/BO进位输出/借位输出端 CLK 时钟输入端（上升沿有效） CTEN 计数控制端（低电平有效） D0～D3 并行数据输入端

8LOAD 异步并行置入控制端（低电平有效） Q0～Q3 输出端

RC 行波时钟输出端（低电平有效） U /D 加/减计数方式控制端 74LS192芯片的引脚图如下：

图11 74LS192的引脚图

图12 74LS192功能表的截图

U1151109111454ABCD~LOADCLRUPDOWNQAQBQCQD~BO~CO3267131274LS192D3.3.2 由74LS192构成的倒计时装置

十字路口要有数字显示作为倒计时提示，以便人们直观的把握时间。具体的工作方式为：当某方向绿灯亮时，只显示器为某值，然后每秒减1，计数方式工作，直至减到4或0时，十字路口的红绿灯变换，一次工作结束后进入下一步某方向的工作循环。在倒计时的过程中计数器还向信号灯提供模为4的定时信号T1和模为0的定时信号T2，用以控制黄灯的闪烁和黄灯向红灯变换。因为要计数的数字从24开始，所以要用两片 74LS192级联得到。级联的电路图如图所示：

VCC0VCCVCC5V151109111454ABCD~LOADCLRUPDOWN5VU3QAQBQCQD~BO~CO326713121511091114ABCDU2QAQBQCQD~BO~CO32671312VCC~LOADCLRUPDOWN05474LS192D374LS192D4图13 两片74LS192的级联图

3.4数码显示装置

本设计采用的七段显示译码器，如下图所示：

图14 七段显示译码器

DCD_HEX_DIG_GREENU14将七段显示译码器与上述倒计时装置相连，连接图如下：

DCD_HEX_DIG_GREENU5U4DCD_HEX_DIG_GREEN121413VCC5V151109111454ABCD~LOADCLRUPDOWN11VCC5VU21511091114ABCD~LOADCLRUPDOWNQAQBQCQD~BO~CO326713128176U3QAQBQCQD~BO~CO32671312VCCVCC005474LS192D1774LS192D 图15 七段显示译码器与倒计时装置的连接图

按照上图连接便可以数字的形式现实倒计时装置的工作状态。

3.5主控制电路

3.5.1芯片74Ls160的介绍

74Ls160是可预置十进计数器，由四个D 型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器。这种计数器是可全编程的，即输出可预置到任何电平。当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。清除是异步的（直接清零），不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。超前