EDA技术实验指导书new - Quartus.doctmp

EDA技术实验手册

杨秀芝林旭

注意事项

1、本实验手册是为了配合《EDA技术实用教程》，作为本课程实验环节的补充指导而编制。

2、实验中涉及的QuartusⅡ软件的使用请参考《EDA技术实用教程》中有关章节。

3、手册中所有的虚线空白框，都留出来作为实验记录之用，每个实验完成后，应按照实验内容的要求将实验结果记入框中。

4、每个实验后面都附有一道思考题，完成实验内容后可以作为更进一步的练习。 5、每次实验后将手册相关部分（完成实验结果记录）和实验源代码（.vhd文件）一起，作为实验报告上交。

6、课程结束后请将所有报告按顺序加封面装订好上交，作为实验部分成绩计入总成绩。

实验一 利用原理图输入法设计4位全加器

一、实验目的：

熟悉如何在QuartusⅡ集成环境下利用原理图输入设计简单组合逻辑电路，掌握层次化的电路设计方法。 二、实验原理：

一个4位全加器可以由4个一位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相邻的高位加法器的进位输入信号cin相接。 三、实验内容： 1.QuartusII软件的熟悉

熟悉QuartusⅡ环境下原理图的设计方法和流程，可参考课本5.4节的内容，

重点掌握层次化的设计方法。 2.设计1位全加器原理图

设计的原理图如下所示

3.利用层次化原理图方法设计4位全加器

（1）生成新的空白原理图，作为4位全加器设计输入

（2）利用已经生成的1位全加器作为电路单元，设计4位全加器的原理图，如

下所示

4、设计一个超前进位4位全加器

以上设计的全加器是基于串行进位的结构，高位的进位输入必须等待低位的运算结果，造成较长的延时。通过对进位位进行超前运算，可以缩短这部分的延时。

在已有1位全加器的基础上设计一个具有超前进位结构的4位全加器，原理图如下所示