本科生-计算机组成原理题库-期末试卷(15)及答案

本科生期末试卷十五

一、 选择题（每小题1分，共10分）

1． 下列数中最大的数为______。

A.（10010101）2 B.（227）8 C.（96）8 D.（143）5

2． 设 32位浮点数中，符号位为1位，阶码为8位，尾数位为23位，则它所能表示

的最大规格化正数为______。

A．+（2 – 2-23）×2+127 B．[1+（1 – 2-23）]×2+127 C．+（2 – 223）×2+255 D．2+127 -223

3． 四片74181ALU和一片74182CLA器件相配合，具有如下进位传送功能______。

A.行波进位 B.组内先行进位，组间先行进位

C.组内先行进位，组间行波进位 D.组内行波进位，组间先行进位

4． 某计算机字长32位，其存储容量为8MB，若按字编址，它的寻址范围是______。

A. 1M B. 4MB C.4M D. 2MB

5． 以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传

输率最高的是______。

A.DRAM B.SRAM C.闪速存储器 D.EPROM 6． 位操作类指令的功能是______。

A.对CPU内部通用寄存器或主存某一单元任一位进行状态检测（0或1） B.对CPU内部通用寄存器或主存某一单元任一位进行状态强置（0或1） C.对CPU内部通用寄存器或主存某一单元任一位进行状态检测或强置 D.进行移位操作

7． 操作控制器的功能是______。

A.产生时序信号 B.从主存取出一条指令 C.完成指令操作的译码

D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令

8． 采用串行接口进行七位ASCⅡ码传送，带有一位奇偶校验位为1位起始位和1位

停止位，当波特率为9600波特时，字符传送速率为______。 A.960 B.873 C.1371 D.480

9． 3.5英寸软盘记录方式采用____________。

A.单面双密度 B.双面双密度 C.双面高密度 D.双面单密度 10．通道对CPU的请求形式是______。

A.自陷 B.中断 C.通道命令 D.跳转指令

二、 填空题（每小题3分，共15分）

1． Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采

用的一项重要的硬件技术。现发展为C______体系。

2． 一个较完善的指令系统应包含A______类指令，B______类指令，C______类指令，

程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。 3． 并行处理技术已经成为计算机发展的主流。它可贯穿于信息加工的各个步骤和阶段

概括起来，主要有三种形式：A______并行；B______并行；C______并行。

4． 为了解决多个A______同时竞争总线，B______必须具有C______部件。

5． 磁表面存储器主要技术指标有：A______，B______，C______和数据传输速率。

三、（10分）设[X]

补

=01111，[Y]补=11101，用带求补器的补码阵列乘法器求出乘积

X·Y=？并用十进制数乘法验证。

四、（9分）指令格式如下所示。OP为操作码字段，试分析指令格式的特点。

31 26 22 18 17 16 15 0

OP —— 源寄存器 变址寄存器 偏移量 五、（9分）如图B15.1（A）是某SRAM的写入时序图，其中R/W是读写命令控制线，

R/W线为低电平时，存贮器按给定地址把数据线上的数据写入存贮器。请指出图中写入时 图B15.1

序的错误，并画出正确的写入时序图。

六、（10分）如图B15.2是从实时角度观察到的中断嵌套。试问，这个中断系统可以实

图B15.2

行几重？并分析图中的中断过程。

七、（9分）证明：一个m段流水线处理器和具有m个并行部件的处理器一样具有同等

水平的吞吐能力。

八、（10分）软盘驱动器使用双面双密度软盘，每面有80道，每道15扇区，每个扇区

存储512B。已知磁盘转速为360转/分，假设找道时间为10-40ms，今写入38040B，平均需要多少时间？最长时间是多少？

九、（9分）试分析图B15.3所示写电流波形属于何种记录方式。

图B15.3 十（10

分）硬布线控制器的指令周期，流程图如图B15.4所示。请写出RD、WE、LDAR、

LDDR、LDAC、（+）、LDPC各控制信号逻辑表达式。（其中W1—W6为节拍电位信号，每个节拍电位包含T1—T4四个时钟周期信号。）

W1 PC?AR

RD 取指W2 M?DR 周期DR(OP)?IR W3 PC+1 LDA W4 W5 W6 DR(ADR)?AR RD M?DR DR?AC STA 译码 ADD DR(ADR)?AR RD M?DR AC(+)DR?AC DR(ADR)?AR AC?DR WE DR?M 图B15.4

本科生期末试卷十五答案 一、选择题

1．B 2．B 3．B 4 D 5．C 6．C 7．D 8．A 9．C 10．B

二、填空题

1．A．高速缓冲 B．速度 C．多级cache体系 2．A．数据传送 B．算术运算 C．逻辑运算 3．A．时间 B．空间 C．时间+空间 4．A．主设备 B．控制权 C．总线仲裁

5．A．存储密度 B．存储容量 C．平均存取时间

三、解：设最高位为符号位，输入数据为[ x ]

补

= 01111 [ y ]原 = 11101

[ y ]补 = 10011

算前求补器输出后： x = 1111 y = 1101 1 1 1 1 × 1 1 0 1

1 1 1 1

0 0 0 0 乘积符号位运算： 1 1 1 1 x0⊕y0 = 0⊕1 = 1 + 1 1 1 1

1 1 0 0 0 0 1 1

算后求补级输出为00111101，加上乘积符号位1，最后得补码乘积值为 10011101 。

利用补码与真值的换算公式，补码二进制数的真值是：

854320

x×y = -1×2 + 1×2 + 1×2 + 1×2 + 1×2 + 1×2 = -195 十进制数乘法验证： x×y = （+15）×（-13）= -195

四、解：（1）操作码字段为6位，可指定26 = 64种操作，即64条指令。

（2）单字长（32）二地址指令。

（3）一个操作数在源寄存器（共有16个），另一个操作数在存储器中（由变址寄

存器内容 + 偏移量 决定），所以是RS型指令。

（4）这种指令结构用于访问存储器。

五、解：写入存贮器时时序信号必须同步。通常，当R/W线加负脉冲时，地址和数据线

的电平必须是稳定的。当R/W线一达到逻辑0电平时，数据立即被存贮。因此，当R/W线处于低态时，如果数据线改变了数值，那么存贮器将存贮新的数据⑤。同样，当R/W处于低态时地址线发生了变化，那么同样的数据将存贮到新的地址（②或③）。正确的写入如下图