锁相环论文2

目 录

第1章 绪论 ....................................................................................................................... 1

1.1 锁相环（PLL）－全数字锁相环（ADPLL）的发展过程 ............................... 1 1.2 锁相环（PLL） .................................................................................................... 1

1.2.1 锁相环的发展及应用 ................................................................................. 1 1.2.2 锁相环的分类与特点 ................................................................................. 2 1.2.3 锁相环的优点 ............................................................................................. 3 1.3 全数字锁相环的现状及发展 ............................................................................... 3 1.4 本论文的研究内容 ............................................................................................... 4 第2章 全数字锁相环的开发系统 ................................................................................... 5

2.1 EDA技术简介 ...................................................................................................... 5

2.1.1 EDA的发展 ................................................................................................ 5 2.1.2 EDA技术的主要内容 ................................................................................ 5 2.1.3 EDA技术的基本特征及特点 .................................................................... 5 2.1.4 EDA设计工具 ............................................................................................ 6 2.2 现场可编程门阵列（FPGA） ............................................................................. 6 2.3 硬件设计语言－VHDL ........................................................................................ 6

2.3.1 VHDL语言简介 ......................................................................................... 6 2.3.2 VHDL语言的特点 ..................................................................................... 7 2.4 软件开发工具－MAX＋plus II ........................................................................... 8

2.4.1 MAX+PLUSⅡ概述 .................................................................................... 8 2.4.2 Max+plusⅡ功能简介 ................................................................................. 9 2.4.3 Max+plusⅡ设计流程 ............................................................................... 12 2.5 实验开发系统 ..................................................................................................... 12 第3章 设计总体规划 ..................................................................................................... 14

3.1 整体方案 ............................................................................................................. 14 3.2 关于全数字锁相环设计的几种方案 ................................................................. 14 3.3 设计分工 ............................................................................................................. 17

3.3.1 模块划分 ................................................................................................... 17

第4章 基于VHDL的全数字锁相环的设计 ................................................................ 19

4.1 全数字锁相环的介绍 ......................................................................................... 19 4.2 ADPLL结构及工作原理 ................................................................................... 19 4.3 全数字锁相环模块介绍 ..................................................................................... 20 4.4 全数字锁相环的VHDL设计 ............................................................................ 20

4.4.1 全数字锁相环的基本结构框图 ............................................................... 20 4.4.2 全数字锁相环各模块原理及子程序设计 ............................................... 21 4.4.3 总体模块、仿真及体统性能分析 ........................................................... 25

第5章 结论与进一步研究的问题 ................................................................................. 30

5.1 主要结论-ADLL同步范围 ................................................................................ 30 5.2 进一步研究的问题 ............................................................................................. 31

5.2.1 ADPLL的减小波纹技术 ......................................................................... 31 5.2.2 ADPLL的实际应用 ................................................................................. 32

参考文献 ............................................................................................................................. 34 致 谢 ................................................................................................................................... 35 附录A英文资料翻译 ........................................................................................................ 36 附录B源程序代码 ............................................................................................................ 52

石家庄铁道学院毕业设计

第１章 绪论

1.1 锁相环（PLL）－全数字锁相环（ADPLL）的发展过程

锁相环从30年代开始发展， 1932年，De Bellescize实现了第一个PLL，这个法国工程师称该发明为“相关通信”（coherent conmmunication）。直到实现可应用PLL集成电路，PLL才广泛应用到工业界。第一个PLL集成芯片大约出现在1965年，是一个纯粹的模拟器件。采用一个模拟乘法器作为鉴相器，环路滤波器用无源或有源RC滤波器实现，利用大家熟知的压控振荡器VCO产生PLL的输出信号。今天，我们称这种类型的PLL为“线性PLL”（LPLL）。在接下来的几年里，PLL缓慢而稳定的转移到数字领域。大约在1970年，出现了第一个数字PLL（DPLL），实际上，它是一个混合器件，仅仅鉴相器采用数字电路实现，即使用一个异或门（EXOR）或者一个JK触发器，剩下的模块仍然是模拟电路。随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。PLL是一个相位反馈控制系统，在DPLL中，由于误差控制信号是离散的数字信号，而不是模拟电压，因而受控的输出电压的改变是离散的而不是连续的；此外，环路组成部件也毫无例外地全部由数字功能模块组成，不包括任何无源元件，如电阻和电容等，故而这种锁相环就称之为全数字锁相环（简称ADPLL）[1][2] 。

1.2 锁相环（PLL）

1.2.1 锁相环的发展及应用

锁相环（PLL）是一种电路，它使一个特殊的系统去跟踪另一个系统，更确切地说，PLL是一种使输出信号（由振荡器产生的）与参考信号即输入信号在相位与频率上同步的一种电路。同步状态常称为锁定，在此状态下振荡器的输出信号与参考信号之间的相位误差是零，或者非常小，但保持常数。 如果存在相位误差，通过一种控制机理使控制电路作用于振荡器的方式使相位误差再次降低为最小值，在这种控制系统中，输出信号的相位实际上是锁定在参考信号的相位上，因此我们称之为锁相环。

1

石家庄铁道学院毕业设计

锁相环技术早期是为了解决接收机的同步接收问题，即接收机本振频率与输入信号的载频相等，相位同步。后来在电视接收机的扫描电路中应用锁相环，减少了噪声对同步的影响，使电视图象同步性能得到很大改善，使锁相技术得到了广泛应用。但是由于过去电子器件和材料工艺的限制，其制作复杂、成本较高，因此仅在要求较高的通讯、精密测量仪器以及电视机中采用。随着电子技术的发展，特别是由于空间技术应用的需要，进一步推动了锁相技术的发展。从航天技术、无线电通讯、广播、雷达、导航、激光通讯、工农业生产的自动控制、遥控遥测到精密仪器测量、测绘制图自动化等各个方面都广泛使用锁相环技术。随着集成电路技术的发展，逐步出现了集成的环路部件、通用单片集成锁相环路以及各种专用集成锁相环路，使得锁相环路逐渐变成了一个成本低，使用简便的多功能组件，这就为锁相环技术在更广泛的领域应用提供了条件。锁相环的应用概括起来主要有：模拟与数字信号的相干解调，频率合成，锁相稳频，数字信号中同步信号的提取，跟踪与测距，自动频率控制，相干载波的提取以及模拟调频（调相）信号的产生等等方面[3]。

1.2.2 锁相环的分类与特点

锁相环路种类繁多，大致可将其分类如下： (1)按输入信号分：

①恒定输入环路－用于稳频系统。 ②随动输入环路－用于跟踪系统。 (2)按环路部件分：

①模拟锁相环路－环路部件采用模拟电路。

②取样锁相环路－将模拟锁相环路中普通鉴相器改为取样保持鉴相器就构成取样锁相环路。

③数字锁相环路－环路部件采用数字电路。根据环路部件是部分还是全部采用数字电路有部分数字环和全数字环。

④集成锁相环路－环路部件采用集成电

锁相环的特点概括起来就是“稳”、“窄”、“抗”、“同步”。

“稳”指的是锁相环的基本性能是输出信号频率稳定的跟踪输入信号的频率，它们不存在频率差而只有很小的稳态相位差。因此可以用锁相环做成稳频系统，例如微波稳频信号源，原子频率标准等。

“窄”指的是锁相环具有窄带跟踪性能。正是因为它的窄带特性，可以做成窄带跟踪滤波器。从输入的已调信号中提取基准的载波信号，实现相干性。因此在相干通信中得到广泛应用。

2