Protel网表导入Allegro

四 NET IN（导网络）

1 打开原理图 Design Create Netlist 出现对话窗口，Output Format选Telesis， Net Idebtifier Scope选 Net Labels and Ports Global，Sheets to Netlist选 Active project，点击OK

2 生成master.net的网表，点击右键export存盘即可（也可存成另外的名字）

3，由于我们所用的原理图导出格式不符合Allegro软件Netin的格式，所以需要把上一步导出的文件做下转换，把master.net修改后缀master.dat 双击OR2A.EXE（注：此软件是从网上下载，若没有的同事，可问其它同事要）弹出对话窗口 在Enter input filename中输入master.dat 回车 跳出Enter output filename输入 master.net 回车 .此时生成的“master. net”文档已经转换成合理的格式

4 打开需要导网络的PCB文件，在导入网络之前一定要注意路径的设定是否正确Setup User Preferences Editor 此时出现对话框

点击Config path 点击devpath对应的选项，出现右边所示对话框，设定零件库device所在位置。（此处设定特别说明下，一般我们做新板的时候路径是直接设在总的零件库下，批量生产的请把路径设在PCB本身零件库下，这样主要是为了防止一些新的的零件没有用到，没经过验证，在量产时候出现问题，例如上图第一个路径就是PCB本身的零件库路径下，第一个路径优先级别高）

点击Design paths padpath,出现右边的对话框，设定symbols路径，设定规则同上 点击Design paths psmpath, 出现右边的对话框，设定symbols路径, 设定规则同上

上面的设定好了后开始导网络，选择File Import Logic命令，此时出现Import Logic对话框

辉+：元件封装需有（***.txt）文件，打开元件封装File-Create Device,自动生成txt文件。

以上选择后点other,出现如下对话框

做以上选择后，点击导入网表。若成功会有如下提示 Opening existing drawing...

netin completed successfully - use Viewlog to review the log file. 若有弹出对话框则表示有问题，可根据netin.log查找错误提示