《数字电子技术课程设计》指导书

《数字电子技术课程设计》指导书

1/Q2≥1Q2≥1&P1RDABCDETRCOEP74HC161(3)LDCPQAQBQCQD1CP1RDABCDETRCOEP74HC161(3)LDCPQAQBQCQD1&1+5VS1560ΩCP2RDABCDETRCOEP74HC161(3)LDCPQAQBQCQD1RDABCDETRCOEP74HC161(3)LDCPQAQBQCQD1RDABCDETRCOEP74HC161(3)LDCPQAQBQCQD1&图4

等候时间计费电路

等候时间计费电路如图4所示，由74HC161（1）、（2）、（3）构成的六百进制计数器对秒脉冲CP2作计数，当计满一个循环时也就是等候时间满10分钟。一方面对六百进制计数器清0，另一方面将基本RS触发器置为1，启动74HC161（4）和（5）构成的一百五十进制计数器（10分钟等候单价）开始计数，计数期间同时将脉冲从P1输出。在计数器计满10分钟等候单价时将RS触发器复位为0，停止计数。从P1输出的脉冲数就是每等候10分钟输出150个脉冲，表示单价为1.50元，即脉冲当量为0.01元，等候计时的起始信号由接在74HC161（1）的手动开关给定。

3.计数、锁存、显示电路

如图5所示，其中计数器由4位BCD码计数器74LS160构成，对来自里程计费电路的脉冲P2和来自等候时间的计费脉冲P1进行十进制计数。计数器所得到的状态值送入由2片8位锁存器74LS273构成的锁存电路锁存，然后由七段译码器74LS48译码后送到共阴数码管显示。

8

《数字电子技术课程设计》指导书

显示器BS202×474LS48(4)8Q7Q6Q5QCP8D7D6D5DQ3Q2Q1Q074LS160ETEPLDCRDCBA74LS48(3)4Q3Q2Q1Q4D3D2D1DQ3Q2Q1Q0ETQCC74LS160EPLDCRDCBA74LS48(4)8Q7Q6Q5QCP8D7D6D5DQ3Q2Q1Q074LS160ETQCCEPLDCRDCBA74LS48(3)4Q3Q2Q1Q译码器74LS273(2)74LS273(2)4D3D2D1D锁存器+5VS2Q3Q2Q1Q0计数器ET1QCC74LS160EPLDCRDCBA000010000000000010KΩ+4.7μF+5V+5V&3.3KΩ10KΩ+4.7μF10KΩ4.7μF+S32/Q逻辑控制电路+5VRextVcc1Q1/Q74LS123(1)Cext1A1B1/RDRextVcc74LS123(1)Cext2A2B2/RDQ1Q2≥1+5V图5

计数、锁存、显示电路

计数、译码、显示电路为使显示数码不闪烁，需要保证计数、锁存和计数器清零信号之间正确的时序关系，如图6所示。由图6的时序结合图5的电路可见，在Q2或Q1为高电平1期间，计数器对里程脉冲P2或等候时间脉冲P1进行计数，当计数完1km脉冲（或等候10分钟脉冲）则计数结束。现在应将计数器的数据锁存到74LS273中以便进行译码显示，锁存信号由74LS123（1）构成的单稳态电路实现，当Q1或Q2由1变0时启动单稳电路延时而产生一个正脉冲，这个正脉冲的持续时间保证数据锁存可靠。锁存到74LS273中的数据由74LS48译码后，在显示器中显示出来。只有在数据可靠锁存后才能清除计数器中的数据。因此，电路中用74LS123（2）设置了第二级单稳电路，该单稳电路用第一级单稳输出脉冲的下跳沿启动，经延时后第二级单稳的输出产生计数器的清零信号。这样就

9

《数字电子技术课程设计》指导书

保证了“计数—锁存—清零”的先后顺序，保证计数和显示的稳定可靠。

P1(或P2)Q1(或Q2)计数锁存单稳电路1Q单稳电路2Q清零图6

计数、锁存清零信号的时序图

图中的S2为上电开关，能实现上电时自动置入起步价目，S3可实现手动清零，使计费显示为00.00。其中，小数点为固定位置。

4. 时钟电路

时钟电路提供等候时间计费的计时基准信号，同时作为里程计费和等候时间计费的单价脉冲源，电路如图7所示。

2K10K5.1KVcc500Hz10HzQ0Q374LS90(2)/CPA/CPBR0(1)R9(1)1HzQ0Q374LS90(3)/CPA/CPBR0(1)R9(1)845551KHz7623Q0Q374LS90(1)/CPA/CPBR0(1)R9(1)0.1μF150.01μF图7 时钟电路

在图7中，555定时器产生1kHZ的矩形波信号，经74LS90组成的3级十分频后，得到1Hz的脉冲信号，可作为计时的基准信号。同时，可选择经分频得到的500Hz脉冲作为CP1的计数脉冲。也可采用频率稳定度更高的石英晶体振荡器。

5. 置位电路和脉冲产生电路的设计

在数字电路的设计中，常常还需要产生置位、复位的信号，如SD、RD。这类信号分高电平有效、低电平有效两种。由于实际电路在接通电源瞬间的状态往往是随机的，需要通过电路自动产生置位、复位电平使之进入预定的初始状态，如前面设计中的图5，其中S2就是通过上电实现计数器的数据预置。图8表示了几种上电自动置位、复位或置数的电路。

10

《数字电子技术课程设计》指导书

Q/Q+5VSQ/Q+5VS4.7μFQ/Q+5VS74LS74CPRD74LS74CPRDCC4013CPRD10KΩ+4.7μF110KΩ4.7μF10KΩ（a）Q/Q+5VSQ（b）/QQ（c）/QCC4013CPRD74LS74CPRD+5V74LS74CPRD10KΩ14.7μF560ΩS560Ω+5VS（d）（e）（f）图8

开机置位、复位和置数命令产生电路

在图（a）中，当S接通电源时，由于电容C两端电压不能突变仍为零，使RD为0，产生Q置0的信号。此后，C被充电使C两端的电压上升到RD为1时，D触发器进入计数状态。图（b）则由于非门对开关产生的信号进行了整形而得到更好的负跳变波形。图（c）和图（d）中的CC4013是CMOS双D触发器，这类电路置位和复位信号是高电平有效，由于开关闭合时电容可视为短路而产生高电平，使RD=1，Q=0；若将此信号加到SD，则SD=1，Q=1;置位、复位过后，电容充电而使RD（SD）变为0，电路可进入计数状态。

图（e）是用开关电路产生点动脉冲，每按一次开关产生一个正脉冲，使触发器构成的计数器计数1次；图（f）是用开关电路产生负脉冲，每按一次开关产生一个负脉冲。 四、电路的安装与调试

数字电路系统的设计完成后，一个重要的步骤是安装调试。这一步是对设计内容的检验，也是设计修改的实践过程，是理论知识和实践知识综合应用的重要环节。安装调试的目标是使设计电路满足设计的功能和性能指标，并且具有系统要求的可靠性、稳定性、抗干扰能力。这里简要叙述安装调试数字电路的几个步骤。

11