西北工业大学数电实验报告二Quartus和Multisim

数字电子技术实验

Multisim 中原理图

（4）波形仿真：

（5）记录电路输出结果

A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 C0 0 0 0 1 0 1 1 1

2、调用 MAXPLUSII 库中的组合逻辑器件74138三线八线译码器和7420与非门，

5

数字电子技术实验

用原理图输入方法实现一位全减器。（MULTISIM仿真和 FPGA 实现）

（1）构建真值表： 真值表：

（2）逻辑表达式变换过程

（3）原理图（Multisim和QuartusII中绘制的原理图）：

6

数字电子技术实验

Quartus II 中原理图 Multisim 中原理图

（4）波形仿真：

（5）记录电路输出结果

A 0 0 B 0 0 C 0 1 7

S 0 1 C0 0 1