基于CPLD的多路数据采集系统的毕业设计说明书 - 图文

中北大学2012届毕业设计说明书

2 系统设计方案

本章主要介绍了数据采集系统设计的总体方案。 2.1 设计任务及要求

设计一个高速数据采集系统，要求用CPLD作为控制器，选择高速A/D转换器，对某武器系统的多个弹上数据进行采集并显示，采样频率1M，分辨率10位，显示到小数点后一位。 2.2 系统框图

传统的数据采集系统，一般由信号输入部分、信号调理部分、数据采集部分、数据传输部分数据显示部分组成。从传感器过来的模拟量通过调理电路后再送入 AD 转换成数字量，采集到的数据再通过传输通道到单片机进行数据处理，最后显示出采样结果。

在这种系统中，单片机作为主控芯片来完成对外围芯片的控制，数据采集的 AD 转换是由单片机通过软件控制的，这样势必会引起系统的频繁中断，减弱了系统的数据运算能力，使得数据采集的速度降低，单片机本身的缺点制约了整个系统的性能。

为了提高数据采集系统的性能，本文设计了基于 CPLD 的高速数据采集系统，与传统采集系统相比，采用高速的 CPLD 器件作为主控芯片，可轻易实现高速、低成本、易扩展、高可靠性的数据采集，代表了现代数据采集系统的发展趋势。

图2.1 系统结构框图

其中信号输入部分是由传感器传来的各种模拟信号。信号调理部分由放大电路、滤波器电路构成。其主要作用是对输入信号进行放大、滤波使其电压在AD的采样电压范围之内。AD采样部分是将输入的模拟信号转换成数字信号。其中AD的采样电压范围和位数决定了采样精度的大小。为了提高系统采集数据的频率，我们选择高速AD，这样采集速度就可以大大提高。数据采集与传输控制电路的开发

第 5 页 共 38 页

中北大学2012届毕业设计说明书

工作主要集中在 CPLD 上，在此系统中，CPLD 用于控制AD 转换和对 AD 转换之后的数据进行显示[9]。 2.3 方案论证 2.3.1 信号调理部分

在数据采集系统中，量化误差的引入是不可避免的。量化误差成了评价数据采集系统的一个重要指标。一般来说AD转换器的位数越长则量化噪声越小，精度越高。可是在AD芯片的设计过程中，要想把数据转换分辨率提高一位，则AD转换器中的比较器数量必须增加一倍，其增加的成本可想而知。但是通过对信号调理电路的合理设计，可以减小引入的量化误差，这可以使整个数据采集系统的性能得到进一步的提高[10]。

本系统中调理电路由滤波器电路构成。其主要作用是除去信号中的各种干扰成分，使输入信号的幅值尽可能接近 AD 的输入范围 Vmax，获得尽可能大的信噪比，提高数据采集的精度。 2.3.2 数据采样控制部分

当前的数据采集系统已有很多，有很多基于单片机的成熟的数据采集卡，由于单片机的频率难以做的太高，这使得其构成的系统的采集数据的频率难以提高。所以我们选择CPLD 作为处理 CPU，此外我们选择高速 AD、高速 RAM 来采集数据，这样采集速度就可以大大提高。数据采集电路的实现也有两种方案。方案 1 是用单片机完成数据采集及控制。方案 2 是用可编程逻辑器件 CPLD 来实现。

单片机的速度相对较慢，而当前武器设备电子系统对频率的要求越来越高，如在一些实时的音频，视频处理中频率可达到上百兆，这样的频率对于单片机来说是无能为力的。如果采用单片机来控制 AD 芯片和数据显示,将显著降低整个系统的工作速度。随着微电子技术的发展，CPLD 器件的容量变得越来越大，速度变得越来越快，高端产品的速度已经达到几百兆[11]。采用 CPLD 器件来完成高速 AD 芯片的控制和数据显示，使系统的速度成倍提高。传统的系统除了单片机外还有大量的中小规模集成电路，在高速，强电磁干扰等恶劣条件下，芯片的数量越多,受到干扰的可能性就越大，造成单片机频繁出现程序跑飞，系统复位。采用 CPLD器件可减少系统受干扰的几率，显著提高系统的可靠性。该系统要求进行高速的数据采集，用普通单片机难以实现。所以，我们使用方案 2 实现数据采集电路。

第 6 页 共 38 页

中北大学2012届毕业设计说明书

3 系统电路设计

本章主要介绍该系统的电路设计。详细论述了系统各个模块设计方案，包括相关芯片的选择、电路连接、接口设计、电源设计等。

系统框图如图3.1所示：

图3.1 系统框图

3.1 AD转换器介绍以及电路连接

AD 转换就是模数转换，顾名思义，就是把模拟信号转换成数字信号。AD 进行数据采集有两个主要过程：采样和量化。采样是指每隔 T 秒所记录的 x（t）的幅值。设 x（t）是模拟信号，将采集到的幅值用 x（kt）表示，其中 k 表示数据序列中的采样位置，k=0,1,…N-1，（N 是数据序列总的采样数）。T 称为采样间隔，采样频率为 1/T（Hz）。

AD 采样时必须满足采样定理。香农采样定理给出了低通型带限信号的最低采样频率，即采样频率 fs 必须大于被测信号最高频率的两倍，即 fs≥2fmax。fs/2 称为纳奎斯特频率（Nyquist frequency）[12]。

采样定理的出发点是从采样数据中能够完全恢复原始信号,可是在实际运用中，将连续的模拟信号转换成离散的数字信号势必会造成一定的失真和误差。特别是当信号中包含频率高于奈奎斯特频率的成分，信号将在直流和恩奎斯特频率之间

第 7 页 共 38 页

中北大学2012届毕业设计说明书

畸变使得采集的信号失真。为了避免这种现象的发生，采样频率一般取信号最高频率的3-5 倍，有时为了较好地还原波形，甚至会取信号最高频率的 10 倍[13]。

量化就是用有限长度的二进制数来逼近离散的模拟信号。由于量化的结果是把尾数按四舍五入处理，对于有 m 位、输入电压范围是 Vmax的 A/D 转换器，有 0 至 2m-1 共 2m 个等级，每个等级的增量为 δ=Vmax/2m-1，那么，量化的最大误差就是 emax(nT)= ±δ/2。

AD 转换器的位数越长则量化噪声越小，精度越高。在 AD 的位数确定的情况下，应该使输入信号的幅值尽可能接近 AD 的输入范围 Vmax，获得尽可能大的信噪比，提高数据采集的精度。AD 的选择，首先看精度和速度，然后看输出是多少路，输出是怎样的，比如 SPI 或者是并行的，差分或者单端输入，输入范围是多少，这些都是选 择AD 转换器时需要考虑的[14]。

AD976为高速、低功耗、16位模数转换器(ADC)，采用5 V单电源供电AD976的吞吐速率为100 ksps。器件均内置一个逐次逼近型开关电容ADC、一个2.5 V内部基准电压源和一个高速并行接口。最大功耗均为100 mW。该ADC经过工厂校准，所有线性误差均被降至最小。模拟满量程输入为±10 V的标准工业范围。信噪比(SNR)和总谐波失真(THD)等交流参数，以及失调、增益和线性度等一般参数均经过全面测试。AD976采用ADI公司专有的BiCMOS工艺制造，兼有高性能双极性器件和CMOS晶体管的优点。提供超小型28引脚DIP、SSOP和SOIC三种封装[15]。 3.1.1 封装及管脚功能

AD976/AD976A的封装如下图所示，为窄28脚DIP形式，两列管脚间距为0.3英寸。

第 8 页 共 38 页