云题海 - 专业文章范例文档资料分享平台

当前位置:首页 > 计算机组成原理名词解释和简答

计算机组成原理名词解释和简答

  • 62 次阅读
  • 3 次下载
  • 2025/12/12 4:26:32

3. 为什么在CPU和主存之间引入cache能提高CPU访存效率?

Cache是小容量高速存储器,总是把主存中被频繁访问的活跃程序块和数据块复制到cache中,由于程序访问的局部性,cpu可以直接在cache中得到指令和数据,不必访问主存。 4. 为什么说cache对程序员是透明的?

程序员只要知道指令中指定存储单元的地址,cpu自动完成读取指令的过程,无论指令和数据在不在cache中。 5. 为什么直接映射方式不需要考虑替换策略?

因为只能映射到cache特定的行,必须将该行换出。相当于组组联中,cache的组内只有1行。

6. 为什么要考虑cache的一致性问题?

因为Cache中的内容是主存块副本,当对Cache中的内容进行更新时,就存在Cache和主存如何保持一致的问题。

当多个设备都允许访问主存时,例如:I/O设备可直接读写内存时,如果Cache中的内容被修改,则I/O设备读出的对应主存单元的内容无效;若I/O设备修改了主存单元的内容,则Cache中对应的内容无效。

当多个CPU都带有各自的Cache而共享主存时,某个CPU修改了自身Cache中的内容,则对应的主存单元和其他CPU中对应的内容都变为无效。

第八章

名词解释

1. 总线:计算机系统中部件和设备之间传送信息的公共通路,包括传输介质和相应的控制逻辑。内部总线:CPU内部总线,由数据线,地址线,控制线组成。系统总线可分为处理器总线,存储器总线和io总线。通信总线。 2. IO带宽:单位时间内系统输入或输出的数据量或所完成的io操作次数。 3. 响应时间:等待时间,从作业提交开始到作业完成所用

4. RAID:将多个独立操作的磁盘按某种方式组织成磁盘阵列,增加容量,将数据存储在多个盘上,通过这些盘并行工作来提高数据传输速度,并用冗余磁盘技术提高系统可靠性。 简答题

1. 串行接口和并行接口的特点

设备和接口之间按位来送数据/同时传送一个字节或一个字节的所有位。

2. Cpu如何进行设备的寻址,两种方式的特点

CPU对I/O端口的读写,涉及到要怎么找到端口寄存器,即对它们采用什么寻址方式,或对I/O端口的编号方式。 有两种寻址方式:

1统一编址方式:与主存空间统一编址,采用主存读写指令读写I/O端口。 2独立编址方式:单独编址,需要专门的I/O指令,如X86的In和Out指令。 3. 程序查询I/O方式工作原理:

Cpu通过执行查询程序完成对外设的控制,并实现和外设之间的数据传送。Cpu首先通过读取状态端口中的状态信息,了解接口是否已就绪,是的话就通过数据端口进行新的数据传送并查询外设是否空闲,如果空闲,通过发送控制信息到命令端口,然后由接口发送启动命令到外设,如果接口没有就绪或者设备不空闲,则cpu继续查询。所有信息的交换由查询程序中的I/O

4.

5.

6.

7.

8.

9.

指令完成。

程序中断I/O方式原理:

Cpu启动外设后,转移到另一个程序执行,此时外设和cpu并行工作,外设完成任务,发送中断请求给cpu,cpu此时暂停正在执行的程序,转到中断服务程序进行中断处理,进行外设I/O下一步的准备,最后启动外设,并回到原程序继续执行。 DMA I/O方式原理:

每次要进行外设数据读写时,cpu把要传送的数据个数,数据块所在的内存首地址,数据传送的方向,设备的地址等参数传给DMA控制器,最后发一个命令给DMA接口,来启动外设进行数据的传送。完成这些后,cpu继续其他工作,此时cpu和外设并行工作,DMA控制器在需要时申请总线的控制权,占用总线完成外设和主存的数据交换,传送结束后,向cpu发送中断请求,让cpu进行数据校验等后续工作。

什么叫向量中断?说明在向量中断下形成中断向量的基本方法。

向量中断是识别中断源的技术,中断类型号是由硬件中断控制器产生,在中断向量表中根据类型号,找到中断源对应的中断服务程序的入口地址(即中断向量)。

为什么在保存现场和恢复现场的过程中,CPU必须关中断

保存和恢复现场的时候如果允许其他中断发生,干扰正在处理中的信息,会导致很难恢复到原有的状态甚至发生错误。 DMA能够提高成批数据交换效率的主要原因

外设与CPU并行度高,由于CPU根本不参加传送操作,因此就省去了CPU取指令、取数、送数等操作。在数据传送过程中,没有保存现场、恢复现场之类的工作。内存地址修改、传送字个数的计数等等,也不是由软件实现,而是用硬件线路直接实现的。所以DMA方式能满足高速I/O设备的要求,也有利于CPU效率的发挥。

cpu响应中断请求和DMA请求的差别,为什么DMA请求优先权高于中断?

1) DMA方式下数据传送由硬件(DMA控制器)完成;中断方式下,数据

传送由软件(CPU执行中断服务程序)完成。

2) DMA请求的是对存储器访问,也即对总线控制权的请求,没有中止

现行程序的必要;而中断请求要处理器转去执行中断服务程序,因此要中止现行程序,保存断点、现场等。 3) 中断除了能完成外设和主机的数据交换,还能处理异常事件;而DMA

方式下不能处理异常事件。

4) 中断响应在一个指令周期结束后;而DMA响应是在一个总线周期后。 5) DMA方式用于高速设备;而中断方式用于低、慢速设备。

6) DMA方式下,外设与CPU并行度高;而中断方式下,外设与CPU并

行度低。(体现在数据传送时的并行性)

DMA方式不需CPU干预传送操作,仅仅是开始和结尾借用CPU一点时间,其余不占用CPU任何资源,中断方式是程序切换,每次操作需要保护和恢复现场。”所以DMA优先级高于中断请求,这样加快处理效率。

搜索更多关于: 计算机组成原理名词解释和简答 的文档
  • 收藏
  • 违规举报
  • 版权认领
下载文档10.00 元 加入VIP免费下载
推荐下载
本文作者:...

共分享92篇相关文档

文档简介:

3. 为什么在CPU和主存之间引入cache能提高CPU访存效率? Cache是小容量高速存储器,总是把主存中被频繁访问的活跃程序块和数据块复制到cache中,由于程序访问的局部性,cpu可以直接在cache中得到指令和数据,不必访问主存。 4. 为什么说cache对程序员是透明的? 程序员只要知道指令中指定存储单元的地址,cpu自动完成读取指令的过程,无论指令和数据在不在cache中。 5. 为什么直接映射方式不需要考虑替换策略? 因为只能映射到cache特定的行,必须将该行换出。相当于组组联中,cache的组内只有1行。 6. 为什么要考虑cache的一致性问题? 因为Cache中的内容是主存块副本,当对Cache中的内容进行更新时,就存在Cache和主存如何保持一致的问题。 当多个设备都允许访问

× 游客快捷下载通道(下载后可以自由复制和排版)
单篇付费下载
限时特价:10 元/份 原价:20元
VIP包月下载
特价:29 元/月 原价:99元
低至 0.3 元/份 每月下载150
全站内容免费自由复制
VIP包月下载
特价:29 元/月 原价:99元
低至 0.3 元/份 每月下载150
全站内容免费自由复制
注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信:fanwen365 QQ:370150219
Copyright © 云题海 All Rights Reserved. 苏ICP备16052595号-3 网站地图 客服QQ:370150219 邮箱:370150219@qq.com