计算机组成原理前3章课后习题参考答案

解：按照加减交替原码除法的运算规则，符号位单独处理x0y0，商值由两数

绝对值相除x*/y*求得，且当余数Ri>0，商1，做2Ri-y*运算，当余数Ri<0，商0，做2Ri+y*运算。

根据定点除法的约束条件，小（整）数定点机中，被乘数、乘数和商必须均为小（整）数。而题中被乘数和乘数均为整数，且被乘数小于乘数，两者相除结果为小数，不符合整数定点机的要求，故可先将被乘数和乘数乘以一个比例因子2-5，将被乘数和乘数变为小数，两者相除商也为小数，则符合小数定点机的要求。乘以比例因子2-5后，可得：[x]原=，[y]原=，[x*]补=，[y*]补=，[-y*]补=，则加减交替法的运算过程如下：

被除数（余数） + + + + + + 001110 00111 00111 0011 0011 001 001 00 00 0 0 商 +[-y*]补（减除数） 余数为负，商0 左移一位 +[y*]补（加除数） 余数为负，商0 左移一位 +[y*]补（加除数） 余数为正，商1 左移一位 +[-y*]补（减除数） 余数为正，商1 左移一位 +[-y*]补（减除数） 余数为正，商1 左移一位 +[-y*]补（减除数） 余数为负，商0（最后一次商0，说明不够减而减了，此处须再恢复余数） 说明 + 00010 由上可得，商值为：x*/y*=，而符号位x0余数为 00010。

+[y*]补（加除数） 因余数前后共左移了5次 须右移5次，才得真正余数 y0=1

0=1，则[x÷y]原=，即x÷y=，

9、设阶码3位，尾数6位，按浮点运算方法，完成下列取值的[x+y]、[x-y]运算。

（2）x=2-101×，y=2-100×

解：[x]补=11,011；，[y]补=11,100； （A）求[x+y]

对阶：[ΔE]补=[Ex]补-[Ey]补=11,011 + 00,100 = 11,111

由上式可得[ΔE]补=11,111，即阶差为-1，所以Mx-->1, Ex+1 所以，[x]补’=11,100；（0）

尾数求和：[Mx]补’=（0） 对阶后的尾数[Mx]补’ + [My]补 = = （0）

即[x+y]补=11,100；，因尾数不符合规格化要求，需左规。 规格化：尾数左规2次后得：[x+y]补=11,010；

④舍入处理：采用0舍1入法，因对阶时尾数右移丢0，故可舍去。 ⑤溢出判断：因阶码符号位为11，故浮点数无溢出。 所以最终结果为x+y=+×2-110 （B）求[x-y]

对阶：[ΔE]补=[Ex]补-[Ey]补=11,011 + 00,100 = 11,111

由上式可得[ΔE]补=11,111，即阶差为-1，所以Mx-->1, Ex+1 所以，[x]补’=11,100；（0）

尾数求和：[Mx]补’=（0） 对阶后的尾数[Mx]补’ + [- My]补 = = （0）

即[x-y]补=11,100；，尾数符合规格化要求，无需规格化。 规格化：无需规格化

④舍入处理：采用0舍1入法，因对阶时尾数右移丢0，故可舍去。 ⑤溢出判断：因阶码符号位为11，故浮点数无溢出。 所以最终结果为x-y=×2-100

12、用IEEE 32位浮点格式表示如下的数： （2）

解：==×20，所以阶码E=0+127=127，则有：

符号位（1） 1 十六进制表示 （4）1/16

解：1/16D==×2-4，所以阶码E=-4+127=123，则有：

符号位（1） 0 十六进制表示 阶码E（8） 0111 1011 尾数M（23） 000 0000 0000 0000 0000 0000 3D800000 阶码E（8） 0111 1111 尾数M（23） 100 0000 0000 0000 0000 0000 BFC00000 13、下列各数使用了IEEE 32位浮点格式，相等的十进制数是什么？ （2）0 0111 1110 101 0000 0000 0000 0000 0000

解：根据IEEE 32位浮点格式可得，阶码E=0111 1110=126，则e=126-127=-1，所以浮点数为：+×2-1=+，则对应十进制数为：++=。

第三章 多层次的存储器

1、设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节信息？（220×32/8=4MB） （2）如果存储器由512K×8位SRAM芯片组成，需要多少片？（220×32/512K×8=8）

（3）需要多少位地址做芯片选择？（存储器由20根地址线，而每片芯片有19根地址线，故需1位地址做芯片选择）

3、用16K×8位的DRAM芯片构成64K×32位存储器，要求： （1）画出该存储器的组成逻辑框图。

解：共需芯片64K×32/16K×8=16片，可先用4片16K×8位的DRAM芯片用于位扩展构成16K×32位存储器，然后再用4组16K×32位存储器用于字扩展构成64K×32位存储器，其中，4组16K×32位存储器的片选信号由高位地址A15和A14产生，该存储器的组成逻辑框图如下所示。

其中，16K×32位的存储器的组成逻辑框图如下所示。

（2）设存储器读写周期为μs，CPU在1μs内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：

5、要求用256K×16位SRAM芯片设计1024K×32位的存储器。SRAM芯片有两个控制端：当CS’有效时，该片选中。当W’/R=1时执行读操作，当W’/R=0时执行写操作。

解：共需SRAM芯片1024K×32/256K×16=8片，可先用2片256K×16位的SRAM芯片用于位扩展构成256K×32位存储器，然后再用4组256K×32位存储器用于字扩展构成1024K×32位存储器，该存储器的组成逻辑框图如下所示。

其中，256K×32位的存储器的组成逻辑框图如下所示。

6、用32K×8位的E2PROM芯片组成128K×16位的只读存储器，试问： （1）数据寄存器多少位？（16位） （2）地址寄存器多少位？（17位）

（3）共需多少个E2PROM芯片？（128K×16/32K×8=8个） （4）画出此存储器组成框图。