基于51单片机电子密码锁的课程设计 -

蒋先龙：基于单片机的电子密码锁设计

线SCL。所有接到I2C总线设备上的串行数据SDA都接到总线的SDA上，各设备的时钟线SCL接到总线的SCL上。

为了避免总线信号的混乱，要求各设备连接到总线的输出端时必须是开漏输出或集电极开路输出。设备上的串行数据线SDA接口电路应该是双向的，输出电路用于向总线上发送数据，输入电路用于接收总线上的数据。而串行时钟线也应是双向的，作为控制总线数据传送的主机。

总线的运行（数据传输）由主机控制。所谓主机是指启动数据的传送（发出启动信号）、发出时钟信号以及传送结束时发出停止信号的设备，通常主机都是微处理器。被主机寻访的设备称为从机。为了进行通讯，每个接到I2C总线的设备都有一个唯一的地址，以便于主机寻访。主机和从机的数据传送，可以由主机发送数据到从机，也可以由从机发到主机。凡是发送数据到总线的设备称为发送器，从总线上接收数据的设备被称为接受器。 总线的构成及信号类型：

I2C总线是由数据线SDA和时钟SCL构成的串行总线，可发送和接收数据。在CPU与被控IC之间、IC与IC之间进行双向传送，最高传送速率100kbps。各种被控制电路均并联在这条总线上，但就像电话机一样只有拨通各自的号码才能工作，所以每个电路和模块都有唯一的地址，在信息的传输过程中，I2C总线上并接的每一模块电路既是主控器（或被控器），又是发送器（或接收器），这取决于它所要完成的功能。I2C总线在传送数据过程中共有三种类型信号， 它们分别是：开始信号、结束信号和应答信号。

开始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据。 结束信号：SCL为高电平时，SDA由低电平向高电平跳变，结束传送数据。 应答信号：接收数据的IC在接收到8bit数据后，向发送数据的IC发出特定的低电平脉冲，表示已收到数据。CPU向受控单元发出一个信号后，等待受控单元发出一个应答信号，CPU接收到应答信号后，根据实际情况作出是否继续传递信号的判断。若未收到应答信号，由判断为受控单元出现故障[9]。如图3-3所示

SDA SCL 开始 结束

图3- 3 开始结束信号图

目前有很多半导体集成电路上都集成了I2C接口。带有I2C接口的单片机有：CYGNAL的 C8051F0XX系列，PHILIPSP87LPC7XX系列，MICROCHIP的PIC16C6XX系列等。很多外围器件如存储器、监控芯片等也提供I2C接口。

总线基本操作：

I2C规程运用主/从双向通讯。器件发送数据到总线上，则定义为发送器，器件接收数据则定义为接收器。主器件和从器件都可以工作于接收和发送状态。 总

10

安徽工程大学毕业设计（论文）

线必须由主器件（通常为微控制器）控制，主器件产生串行时钟（SCL）控制总线的传输方向，并产生起始和停止条件。SDA线上的数据状态仅在SCL为低电平的期间才能改变，SCL为高电平的期间，SDA状态的改变被用来表示起始和停止条件[10]。

1） 控制字节： 在起始条件之后，必须是器件的控制字节，其中高四位为器件类型识别符（不同的芯片类型有不同的定义，EEPROM一般应为1010），接着三位为片选，最后一位为读写位，当为1时为读操作，为0时为写操作。

2）写操作：

写操作分为字节写和页面写两种操作，对于页面写根据芯片的一次装载的字节不同有所不同。

3） 读操作：

读操作有三种基本操作：当前地址读、随机读和顺序读。图4给出的是顺序读的时序图。应当注意的是：最后一个读操作的第9个时钟周期不是“不关心”。为了结束读操作，主机必须在第9个周期时发出停止条件或者在第9个时钟周期内保持SDA为高电平、然后发出停止条件。 3.2 硬件电路设计

本设计主要由单片机、矩阵键盘、液晶显示器和密码存储等部分组成。其中矩阵键盘用于输入数字密码和进行各种功能的实现。由用户通过连接单片机的矩阵键盘输入密码，后经过单片机对用户输入的密码与自己保存的密码进行对比，从而判断密码是否正确，然后控制引脚的高低电平传到开锁电路或者报警电路控制开锁还是报警。

本系统共有两部分构成，即硬件部分与软件部分。其中硬件部分由电源输入部分、键盘输入部分、复位部分、晶振部分、显示部分、报警部分组成，软件部分对应的由主程序、初始化程序、LCD显示程序、键盘扫描程序、启动程序、关闭程序、键功能程序、密码设置程序、EEPROM读写程序和延时程序等组成。

3.2.1 复位电路

单片机复位是使CPU和系统中的其他功能部件都处在一个确定的初始状态，并从这个状态开始工作，例如复位后PC＝0000H，使单片机从第—个单元取指令。无论是在单片机刚开始接上电源时，还是断电后或者发生故障后都要复位。在复位期间（即RST为高电平期间），P0口为高组态，P1－P3口输出高电平；外部程序存储器读选通信号PSEN无效。地址锁存信号ALE也为高电平。根据实际情况选择如图3-4所示的复位电路。该电路在最简单的复位电路下增加了手动复位按键，在接通电源瞬间，电容C1上的电压很小，复位下拉电阻上的电压接近电源电压，即RST为高电平，在电容充电的过程中RST端电压逐渐下降，当RST端的电压小于某一数值后，CPU脱离复位状态，由于电容C1足够大，可以保证RST高电平有效时间大于24个振荡周期，CPU能够可靠复位。增加手动复位按键是为了避免死机时无法可靠复位。当复位按键按下后电容C1通过R5放电。当电容C1放电结束后，RST端的电位由R1与R2分压比决定。由于R11<

11

蒋先龙：基于单片机的电子密码锁设计

K1 E1 R1 R2 10K

图3- 4复位电路原理图

3.2.2 晶振电路

ST89C52引脚XTAL1和XTAL2与晶体振荡器及电容C2、C1按图3-5所示方式连接。晶振、电容C2／C3及片内与非门（作为反馈、放大元件）构成了电容三点式振荡器，振荡信号频率与晶振频率及电容C1、C2的容量有关，但主要由晶振频率决定，范围在0～33MHz之间，电容C2、C3取值范围在5～30pF之间。根据实际情况，本设计中采用12MHZ做系统的外部晶振[11]。电容取值为20pF。

C2XTALC3 图3- 5晶振电路原理图

3.2.3存储电路

AT24C02是一个2K位串行CMOS E2PROM， 内部含有256个8位字节，CATALYST公司的先进CMOS技术实质上减少了器件的功耗。AT24C02有一个16字节页写缓冲器。该器件通过IC总线接口进行操作，有一个专门的写保护功能。采用两线串行的总线和单片机通讯，电压最低可以到2.5V，额定电流为1mA，静态电流10Ua(5.5V)，芯片内的资料可以在断电的情况下保存40年以上，而且采用8脚的DIP封装，使用方便。

1、管脚封装DIP：双列直插式封装，是最简单的一种封装技术。 2、极限参数：

工作温度工业级-55℃ +125℃ 商业级0 ℃+75℃

贮存温度-65℃ +150℃

各管脚承受电压-2.0 Vcc+2.0V Vcc管脚承受电压-2.0 +7.0V

封装功率损耗（Ta=25℃） 1.0W 焊接温度(10 秒) 300℃ 3、功能描述

12

安徽工程大学毕业设计（论文）

AT24C02支持IC，总线数据传送协议IC，总线协议规定任何将数据传送到总线的器件作为发送器。任何从总线接收数据的器件为接收器。数据传送是由产生串行时钟和所有起始停止信号的主器件控制的。主器件和从器件都可以作为发送器或接收器，但由主器件控制传送数据（发送或接收）的模式，通过器件地址输入端A0、A1和A2可以实现将最多8个AT24C02器件连接到总线上[12]。 4、管脚描述

AT24C02串行时钟输入管脚用于产生器件所有数据发送或接收的时钟，这是一个输入管脚。 SDA 串行数据/地址

AT24C02 双向串行数据/地址管脚用于器件所有数据的发送或接收，SDA 是一个开漏输出管脚，可与其它开漏输出或集电极开路输出进行线或（wire-OR）。

A0、A1、A2 器件地址输入端

这些输入脚用于多个器件级联时设置器件地址，当这些脚悬空时默认值为0。当使用AT24C02 时最大可级联8个器件。如果只有一个AT24C02被总线寻址，这三个地址输入脚（A0、A1、A2 ）可悬空或连接到Vss，如果只有一个AT24C02被总线寻址这三个地址输入脚（A0、A1、A2 ）必须连接到Vss。 WP 写保护

如果WP管脚连接到Vcc，所有的内容都被写保护只能读。当WP管脚连接到Vss 或悬空允许器件进行正常的读/写操作

其电路如图3－6所示。

1 2 3 4 U3 A0 VCC A1 WP A2 SCL GND SDL AT24C02 VCC 5 6 7 8 R20 510 VCC R21 510 P3.5 P3.6 P3.7 图3- 6 掉电存储电路原理图

图中1、2、3脚是三条地址线，用于确定芯片的硬件地址，在AT89S51上它们都能接地，第5脚和第8脚分别为正、负电源。AT24C02中带有片内地址寄存器，每写入或读出一个数据字节后，该地址寄存器自动加1，以实现对下一个储存单元的读写，所有字节均以单一操作方式读取。 3.2.4 键盘输入电路

13