基于VHDL的自动售货机控制电路设计

板和小型ASIC领域，仅有小部分（约11%）的设计人员开发复杂的片上系统器件。

在信息通信领域，要优先发展高速宽带信息网、深亚微米集成电路、新型元器件、计算机及软件技术、第三代移动通信技术、信息管理、信息安全技术，积极开拓以数字技术、网络技术为基础的新一代信息产品，发展新兴产业，培育新的经济增长点。要大力推进制造业信息化，积极开展计算机辅助设计（CAD）、计算机辅助工程（CAE）、计算机辅助工艺（CAPP）、计算机机辅助制造（CAM）、产品数据管理（PDM）、制造资源计划（MRPII）及企业资源管理（ERP）等。有条件的企业可开展“网络制造”，便于合作设计、合作制造，参与国内和国际竞争。开展“数控化”工程和“数字化”工程。自动化仪表的技术发展趋势的测试技术、控制技术与计算机技术、通信技术进一步融合，形成测量、控制、通信与计算机（M3C）结构。在ASIC和PLD设计方面，向超高速、高密度、低功耗、低电压方面发展。

外设技术与EDA工程相结合的市场前景看好，如组合超大屏幕的相关连接，多屏幕技术也有所发展。

中国自1995年以来加速开发半导体产业，先后建立了几所设计中心，推动系列设计活动以应对亚太地区其它EDA市场的竞争。

在EDA软件开发方面，目前主要集中在美国。日本、韩国都有ASIC设计工具，但不对外开放。中国华大集成电路设计中心，也提供IC设计软件，但性能不是很强。相信在不久的将来会有更多更好的设计工具在各地开花并结果。据最新统计显示，中国和印度正在成为电子设计自动化领域发展最快的两个市场，年均增长率分别达到了50%和30%。

2.2 VHDL语言介绍

2.2.1 VHDL语言概念、特点与优势

VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。

VHDL翻译成中文就是超高速集成电路硬件描述语言，主要是应用在

7

数字电路的设计中。

VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。

与其他硬件描述语言相比，VHDL具有以下特点：

功能强大、设计灵活。VHDL具有功能强大的语言结构，可以用简洁明确的源代码来描述复杂的逻辑控制。它具有多层次的设计描述功能，层层细化，最后可直接生成电路级描述。

支持广泛、易于修改。由于VHDL已经成为IEEE标准所规范的硬件描述语言，目前大多数EDA工具几乎都支持VHDL，这为VHDL的进一步推广及应用奠定了基础。在硬件电路设计过程中，主要的设计文件是用VHDL编写的源代码，因为VHDL易读和结构化，所以易于修改设计。

强大的系统硬件描述能力。VHDL具有多层次的设计描述功能，既可以描述系统级电路，又可以描述门级电路。而描述既可以采用行为描述、寄存器传输描述或结构描述，也可以采用三者混合的混合级描述。另外，VHDL支持惯性延迟和传输延迟，还可以准确地建立硬件电路模型。

独立于器件的设计、与工艺无关。用VHDL进行设计时，不需要首先考虑选择完成设计的器件，就可以集中精力进行设计的优化。当设计描述完成后，可以用不同的器件结构来实现其功能。

很强的移植能力。同一个设计描述可以被不同的工具所支持，使得设计描述的移植成为可能。

易于共享和复用。VHDL采用基于库（Library）的设计方法，可以建立各种可再次利用的模块。这些模块可以预先设计或使用以前设计中的存档模块，将这些模块存放到库中，就可以在以后的设计中进行复用，可以

8

使设计成果在设计人员之间进行交流和共享，减少硬件电路设计。

与其他硬件描述语言相比，VHDL具有以下优势：

(1)与其他的硬件描述语言相比，VHDL具有更强的行为描述能力。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。

(2)VHDL丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。

(3)VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。符合市场需求的大规模系统高效，高速的完成必须有多人甚至多个代发组共同并行工作才能实现。

(4)对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动的把VHDL描述设计转变成门级网表。

(5)VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。

2.2.2 VHDL语言结构

在VHDL中，对某个数字系统的硬件抽象称为实体。实体既可以单独存在，也可以作为另一个更大实体的一部分。—个VHDL程序设计的基本结构，主要包括5个方面。

实体（Entity）：实体声明定义了一个设计模块的输入和输出端口，即模块对外的特性。实体声明给出了设计模块与外部的接口。

结构体（Architecture）：结构体描述器件的行为或结构，说明该器件的功能以及如何完成这些功能。它指定设计实体、输入和输出之间的关系，结构体一定跟在实体之后。

配置（Configuration）：配置语句描述层与层之间的连接关系以及实体与结构体之间的连接关系。

程序包（Package）：程序包用于存放各设计模块都能够共享的常数、数据类型和子程序等。

库（Library）：库是专门用于存放预先编译好的程序包的地方，对应一

9

个文件目录，程序包的文件就放在此目录中。

在VHDL语言程序中，最重要的就是实体和结构体部分。它们是一个具体设计的核心。如果说实体是系统和外部交流的桥梁，那么结构体就是处理内外交流的信号加工厂。在结构体中各种信号协调工作，最后得到所需的输出，传送到输出端口和外部进行交流。下面具体说明实体和结构体。

实体：

一个VHDL实体指定的实体名称，实体的端口，以及实体相关的信息。所有设计创建使用一个或多个实体。让我们来看看一个简单的实体例子：

ENTITY mux IS

PORT ( a, b, c, d : IN BIT;s0, s1 : IN BIT; x : OUT BIT); END mux;

关键字“实体”是开始一个实体声明的标志，在整本文的说明中，标准封装中关键字的语言和类型全部用大写字母来显示。例如，在前面的示例中，关键字是ENTITY, IS, PORT, IN, INOUT,，等等。如果标准型是少量的。用户创建像复用一样的姓名，在上面的例子中，将以小写显示。

实体的名称是多路复用，该实体有7个端口和端口条款。6个端口，一个是输入端口，另一个是输出端口。4个数据输入端口(a, b, c, d)是位宽类型。这两个多路选择输入是s0 和 s1，也都是位宽类型。输出端口也是位宽类型。实体描述外界的接口。它规定了一些端口，端口方向和端口的类型。比起这里显示的信息，实体可以存放更多的信息，但是这为我们提供了建立更复杂例子的基础。

结构体：

实体是描述接口的VHDL模型。结构体描述了实体的基本功能，并包含了模拟实体行为的陈述。结构体始终是涉及实体和描述实体的行为。计数设备的结构体更早的像这样描述：

ARCHITECTURE dataflow OF mux ISSIGNAL select : INTEGER; BEGIN

select <= 0 WHEN s0 = ?0? AND s1 = ?0? ELSE1 WHEN s0 = ?1? AND s1= ?0? ELSE2 WHEN s0 = ?0? AND s1 = ?1? ELSE3;

10