电子元器件封装分类型

1 双列直插封装(DIP)

20世纪60年代，由于IC集成度的提高，电路引脚数不断增加，有了数十个I/O引脚的中、小规模集成电路(MSI、SSI)，相应的封装形式为双列直插(DIP)型，并成为那个时期的主导产品形式。70年代，芯片封装流行的是双列直插封装(DIP)、单列直插封装(SIP)、针栅阵列封装(PGA)等都属于通孔插装式安装器件。

通孔插装式安装器件的代表当属双列直插封装，简称DIP(Dualln-LinePackage)。这类DIP从封装结构形式上可以分为两种：其一，军品或要求气密封装的采用陶瓷双例直插DIP；其二，由于塑料封装具有低成本、性价比优越等特点，因此，封装形式大多数采用塑料直插式PDIP。

塑料双便直插封装(PDIP)是上世纪80年代普遍使用的封装形式，它有一个矩形的塑封体，在矩形塑封体比较长的两侧面有双列管脚，两相邻管脚之间的节距是2．54mm，引线数为6-84，厚度约为2.0~3．6，如表2所示。两边平等排列管脚的跨距较大，它的直插式管脚结构使塑封电路可以装在塑料管内运输，不用接触管脚，管脚从塑封体两面弯曲一个小角度用于插孔式安装，也便于测试或器件的升级和更换。

这种封装形式，比较适合印制电路板(PCB)的穿孔安装，具有比50年代的TO型圆形金属封装，更易于对PCB布线以及操作较为方便等特点。这种封装适合于大批量低成本生产，便于自动化的线路板安装及提供高的可靠性焊接。同时，塑料封装器件在尺寸、重量、性能、成本、可靠性及实用性方面也优于气密性封装。大部分塑封器件重量大约只是陶瓷封装的一半。例如：14脚双列直插封装(DIP)重量大约为1g，而14脚陶瓷封装重2g。但是双列直插封装(DIP)效率较低，大约只有2％，并占去了大量有效安装面积。我们知道，衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。

2 四边引线扁平封装(QFP)

20世纪80年代，随着计算机、通讯设备、家用电器向便携式、高性能方向的发展；随着集成电路技术的进步，大规模集成电路(LSI)I／O引脚数已达数百个，与之相适应的，为了缩小PCB板的体积进而缩小各种系统及电器的体积，解决高密度封装技术及所需高密度引线框架的开发，满足电子整机小型化，要求集成电路封装在更小的单位面积里引出更多的器件引脚和信号，向轻、薄、短、小方向发展。那些通孔插装式安装器件已无法满足对集成电路封装严格要求的需要。代之而起的是表面贴装技术(SMT)。

表面贴装技术(SMT)的封装形式主要有小外型封装(SOP)，引线间距为1．27mm、塑料片式载体(PLCC)，引线间距为1．27mm、四边引线扁平封装(QFP)等。其后相继出现了各种改进型，如TQFP(薄型QFP)、VQFP(细引脚间距QFP)、SQFP(缩小型QFP)、PQFP(塑封QFP)、TapeQFP(载带QFP)和$OJ(J型引脚小外形封装)、TSOP(薄小外形封装)、VSOP(甚小外形封装)、SSOP(缩小形SOP)、TSSOP(薄的缩小型SOP)等，最终四边引线扁平封装(QFP)成为主流的封装形式。

表面贴装技术(SMT)是当时流行和热门的印制电路板(PCB)上元件贴装技术，它改变了传统的

PTH插装形式。表面贴装技术由于是无引线的安装，减小了杂散电容和不需要的电感，对高频应用很有利。它不需要每条引线有一个安装通孔，从而减少了所需的基板层数。而且简化了组装工序，便于元器件的自动供给和自动安装，能达到更高的密度，缩短了印制板上互连线，更有利于电子产品实现轻、薄、短、小化。此外，使用表面贴装技术可使重量和体积明显减小，大型有源器件的尺寸均可按3：1的比例缩小，小型无源元件可按10：1的比例缩小，可使PCB的尺寸缩小70％，安装成本可随之降低50％。SMT具有接触面大、可靠性高、引线短、引线细、间距小、装配密度大、电器性能好、体积小、重量轻、适于自动化生产、不需要程序控制、不需要预先准备元件、不需要引线插孔、材料和元件成本较低等许多优点。不足之处是在封装密度、I／O数以及电路频率方面还难以满足专用集成电路(ASIC)、微处理器的发展需要。

小外形封装SOP(Small Outline Package)，它体积窄小，实际上是双列直插式的缩小型，通常采用\欧翼\型引线，最佳的封装引线数为20条。它便于检查、引线焊接容易，很适合表面贴装(SMT)工艺。据统计，2000年全球，SOP的IC产量占IC总产量的58．4％，占IC总产量的半壁江山，SOP仍然受到IC用户的青睐。

四边引线扁平封装，简称(QuadflatPackage)。一般是正方形或矩形封装，引线节距为0．3~1．27mm，有40-300条引线，使用最普通的是160个管脚，间距0．65mm；208个管脚，间距0．5mm；265个管脚，间距为0．4mm，本体尺寸为28 × 27的PQFP，管脚引线分布于载体的四边，厚度约为0．5~3．6，如表2所示，QFP适合于使用SMT在PCB或其他基板上表面贴装，封装外形尺寸小，寄生参数减小，适合高频应用，操作方便，可靠性高，适于SMT技术要求的低成本封装。它的四面有欧翘状引脚，I／O端子数要比两面有欧翘状引脚的SOP多得多。以0．5mm焊区中心距，208根I／O引脚的QFP封装的CPU为例，外形尺寸28mm×28mm，芯片尺寸10mm×10mill，则芯片面积／封装面积=10×10／28×28=1：7．8，由此可见QFP比DIP的封装尺寸大大减小。几种QFP封装发展趋势参

见表3。业界专家认为，由于受器件引脚框架加工精度等制度技术的限制，0．3mm已是QFP引脚间距的极限，因此也限制了组装密度的提高，QFP的发展已到了尽头。英特尔公司的80386处理器采用的就是QFP封装方式。QFP封装仍是目前IC封装的第二大主流，2000。年全球QFP封装的IC产量仅次于SOP，占IC总产量的22．1％。

3焊球阵列封装(BGA)

20世纪90年代随着大规模集成电路(LSI)、超大规模集成电路(VLSI)、特大规模集成电路(ULSl)和电子产品向便携式、小型化、网格化、多媒体化方向的迅速发展，集成电路的电路门数和芯片I／O引脚数急剧增加，体积不断减小，功耗增大，功能增强。再采用QFP封装技术，只是通过增加I／O数，减小引线间距，由于受到加工精度，生产成生和封装工艺的制约，已不能满足电子产品发展对集成电路封装技术提出的更高要求。这时，以面阵排列、球形凸点为I／O引脚、封装密度大为提高的BGA便应运而生。

焊球阵列封装，简称BGA(Ball Grid Array Package)。它是表面贴装IC的一种新型封装形式，其I／O端子以圆形或柱状焊点按阵列式式分布在底面上，彻底改变了SOP、PLCC、QFP引出端分布在两侧或四边的单一封装形式，是IC封装的一大进步。BGA封装典型的间距有1．0mm、1．27mm、1．5mm几种，如表2所示。它的引线间距大，引线硬度高，引线长度短，在不增加辅助支撑和周边位置引线前提下大大提高了引线的数量。主要有塑封焊球阵列

(PBGA)、陶瓷焊球阵列(CBGA)和载带焊球阵列(TapeBGA)。

BGA封装可以容纳的I/O数超过了以往传统的表面贴装器件，体积小，引脚短而牢固，但引脚间距并不小，易于组装，可返修；自感或互感小，信号传输延迟小，增强了电性能，改善了散热性，有良好的密封性能，较高的可靠性和较低的质量缺陷；具有较低的生产成本，较小的安装面积，较低的安装高度，可与SMT工艺兼容。厚度和重量都较先前的封装技术有所减少；到目前，提供高脚数封装形式中最具成本竞争力的一种，如若在密度上继续进行改善，因为仍有改善的空间，继续缩小引线间距，改善基板密度与晶片结合的技术，将可望达到CSP的封装标准要求；不过BGA封装仍然存在着组装焊点检测困难，占用基板面积较大，封装时对潮湿比较敏感等不足之处。

采用BGA新技术封装的内存，可以使所有计算机中的DRAM内存在体积不变的情况下内存容量提高两到三倍。我们从BGA正方形与PQFPI/O数的比较中可知，对于32mm×32mm这一封装尺寸，PQFP中的I／O数约为184个管脚，间距为0．65mm；而BGA的IlO数约为600个管脚，间距差不多是PQFP的两倍，为1．27mm。同样，从封装面积比较可知，给定封装脚数，PQFP封装需要的面积最大，例装芯片封装(FC)需要的封装面积最小，BGA封装需要的封装面积介于二者之间，小于PQFP而大于FC封装。

2000年全球BGA封装产量占IC总产量的7％，今后将以28．1％的速率增长。业界人士普遍认为，BGA的出现是IC封装技术的一个重大突破。这不仅是因为它能够安排更多的I／O，更重要的是，可以按照集成电路的功能，设计成两层到几层，并且可以用于MCM(多芯片模块)封装。BGA封装适用于高脚数IC产品，以逻辑产品为主，配合未来SOC发展趋势， 如结合微控制器(MCU)、数字信号处理器(DSP)、标准单元(StandardCell)、硅智产(SIP)所组成之SOC产品、绘图芯片。BGA以其性能和价格优势已经成为封装技术的主流，英特尔公司的80486、Pentium、P2、P3、P4等采用的都是这一类封装。

4芯片规模封装(CSP)

20世纪90年代末期，随着信息化步伐的加快，笔记本电脑、移动通信手机、掌上电脑、数码相机等手持产品的普及，以及真正意义上多媒体时代的到来，一直在寻找着更轻、更薄、更紧凑、更低成本，同时又有良好的电气性能，高速、高可靠、高封装密度、易于工业自动化大生产新的封装技术和封装形式，进人了飞速发展时期。CSP以其成熟的工艺、较低的制造成本、便利而又最有发展潜力的封装形式诞生，并在高密度微电子封装技术领域占有一席重要的位置。

CSP芯片规模封装(Chip Scale Package)和芯片尺寸封装(Chip Size Package)。CSP是在BGA基础上发展起来的，被业界称为单芯片的最高形式，其定义为封装面积不大于1．2倍芯片尺寸的一种封装。由于CSP封装的面积大致和芯片一样，它大大节约了印制电路板的表面积。其外引线为小凸点或焊盘，既可四周引线，也可以底面上阵列式布线，引脚间距为0．5mm、0．75mm、1．0mtn。通常把CSP分为四种类型：即刚性基片类、柔性电路垫片类、引线框架类和晶圆片级组装类。

CSP和BGA很容易区分，球间隔小于1．0mm的封装为CSP，球间隔大于或等于1．0mm的封装为BGA。CSP封装可以让芯片面积与封装面积之比超过1：1．14，已经相当接近1：1的理想情况，绝对尺寸也仅有32平方毫米，约为普通BGA的三分之一，仅仅相当于TSOP内存

芯片面积的六分之一。它体积小，是目前为止体积最小的封装LSI；相同尺寸的LSI，其引脚最多；保护裸芯片；可焊接、安装和修理更换；高度小，易于贴装；噪声低，干扰小，屏蔽效果好，电性能和散热性能好；封装的焊接失效率只有成熟的细间距有引线元器件焊接失效率的几分之一；组装工艺基本上与SMT的组装工艺相一致，可全面老化、筛选与测试，可成为真正已知好的芯片(KGD)。CSP是实现高密度化、微型化安装较为理想的新技术。上述的诸多优点使它成为目前和今后最具优势的高密度电路组装方法之一。但因其制作工艺复杂，同时对材料的匹配性及监测设备的要求较高，其造价要高于相应的BGA产品。随着相关技术问题的解决，CSP会逐渐走向成熟，将成为封装技术革新的主流和未来贴装型IC之星。

2000年全球CSP封装的产量占IC,总产量的3．5％，它是未来IC封装增加速度最快的一种封装，今后将以102％的速度增长。大多数CSP是用在要求尺寸小和互连密度高的产品上，如DSP、ASIC、微控制器、各类型存储器等。

5 IC封装前景展望

Electronic Trend Publications2002年公布的数据显示(参见表4)，未来几年内，全球封装市场规模，将在2000年211亿美元的基础上增长至2005年的265亿美元，新型封装技术BGA(焊球阵列封装)、CSP(芯片级封装)的持续发展将为市场增长奠定良好的基础。

上世纪末、本世纪初，封装技术持续向更小体积、更多功能方向发展，并从二维封装转向三维立体封装。诸多半导体厂商正在实施艰难的转型，IC封装业正处于向新型封装技术转轨的关键时期，竞争趋于白热化，微电子技术跨人了一个快速发展的崭新阶级。

与此同时，新世纪之初，IC封装的三大热点受到业界人士的广泛关注，一是3D封装；二是系统集成芯片；三是单系统封装。多芯片组件MCM(MultiChipModule)具有完整的系统功能，是一种高密度封装的高级混合集成组件。可分为三类，MCM-L、MCM-C和MCM-D，3-DMCM。二三厂安密度最高的MCM，芯片可占基板面积的80％。正是由于MCM具有高密度、高性能、高可靠等诸多先进性，其发展势头迅猛。同时，也倍受业界青眯，目前已经成功的用于大型通用计算机和超级巨型机中。系统级芯片SOC(SystemOnChip)是从整个系统的角度出发，把处理机制，模型算法、软件、芯片结构、各层次电路直到器件的设计紧密结合起来，在单个芯片上完成整个系统的功能。由于系统级芯片(SOC)可以满足先进半导体器件复杂度不断提高以及市场对开发周期的要求，所以正在在为Ic界的一场革命。业界人士预测：SOC将主导IC行业的进步方向，成为连续LSI、VLSI和ULSI发展的里程牌。SOC的应用范围也将随着IC业的发展，而从计算机和通讯领域扩展到消费类电子的应用领域。单系统封装技术SIP(SysteminaPackage)是指通过多芯片及若干无源元件将系统功能集中在一个封装体内，从而形成一个完整的系统。

随着集成技术的先进，LSI、VLSI、ULSI的相继出现，对IC封装提出了更高、更严格的要求。为了满足市场对Ic封装单位体积信息和单位时间处理速度的提高，即高密度化和高速化的迫切需要，相应的，IC工艺不断向微小尺度发展，更新一代的封装技术不断涌现。众多半导体厂商相继开发出各具特色的封装技术，IC封装呈现出百花争艳的竞争格局。目前，以日本、美国和欧洲为代表的主要国家和地区在封装研发的重点领域表现极为活跃。日本在管脚窄间距方面处于领先地位，同时在研发方面不仅追求高速化、高可靠，而且更具有冒险