云题海 - 专业文章范例文档资料分享平台

当前位置:首页 > 基于Libero的数字逻辑设计仿真及验证实验报告

基于Libero的数字逻辑设计仿真及验证实验报告

  • 62 次阅读
  • 3 次下载
  • 2025/5/2 21:57:57

5、数字逻辑综合设计仿真及验证

一、实验目的

1、进一步熟悉利用EDA工具进行设计及仿真的流程。

2、熟悉利用EDA工具中的图形化设计界面进行综合设计。 3、熟悉芯片烧录的流程及步骤。

4、掌握分析问题、解决问题的综合能力,通过EDA工具设计出能解决实际问题的电路。

二、实验环境

1、Libero仿真软件。

2、DIGILOGIC-2011数字逻辑及系统实验箱。

3、Actel Proasic3 A3P030 FPGA核心板及Flash Pro4烧录器。

三、实验内容

1、编码器扩展实验

设计一个电路:当按下小于等于9的按键后,显示数码管显示数字,当按下大于9的按键后,显示数码管不显示数字。若同时按下几个按键,优先级别的顺序是9到0。

本实验需要两个编码器74HC148、一个数码显示译码器74HC4511、一个共阴极8段显示数码管LN3461Ax和一个数值比较器74HC85。

2、有符号比较器的设计(选做) ..设计要求:设计一个电路,比较两个8位有符号数的大小,判定是否满足大于等于的关系。

3、跑马灯设计 设计要求:

共8个LED灯连成一排,用以下3种模式来显示,模式选择使用两个按键进行控制。

① 模式1:先点亮奇数灯,即1、3、5、7灯亮,然后偶数灯,即2、4、6、8灯亮,依次循环,灯亮的时间按时钟信号的二分频设计。

② 模式2:按照1、2、3、4、5、6、7、8的顺序依次点亮所有灯;然后再按1、2、3、4、5、6、7、8的顺序依次熄灭所有灯,间隔时间按时钟信号的八分频设计。

③ 模式3:按照1/8、2/7、3/6、4/5的顺序依次点亮所有灯,每次同时点亮两个灯;然后再按1/8、2/7、3/6、4/5的顺序熄灭相应灯,每次同时熄灭两个灯,灯亮的时间按时钟信号的四分频设计。

4、四位数码管扫描显示电路的设计 设计要求:

32

共4个数码管,连成一排,要求可以显示其中任意一个数码管。具体要求如下: ① 依次选通4个数码管,并让每个数码管显示相应的值,其结果由相应输入决定。 ② 要求能在实验箱上演示出数码管的动态显示过程。必须使得4个选通信号DIG1、DIG2、DIG3、DIG4轮流被单独选通,同时,在段信号输入口加上希望在对应数码管上显示的数据,这样随着选通信号的变化,才能实现扫面显示的目的(经验数据为扫描频率大于等于50Hz)。

5、交通灯控制器(选做) ..

6、键盘扫描器和编码器(选做) ..

四、实验结果和数据处理

1、编码器扩展实验

(1)SmartDesign的连线图

(2)功能仿真波形图

(3)综合结果RTL图

(4)引脚分配I/O Attribut Editor截图(注意:分配时应避开FPGA核心板已经占...用的引脚,详情请参考实验指导书图1-7的标注;使用键盘及数码管显示扩展板时应按本文附录中的说明来分配相应的引脚。)

(5)记录实测结果

表5-2 编码器扩展实验结果记录表

74HC148(1)输入 I7 1 1 1 1 1 1 1 1 1 1 1 I6 1 1 1 1 1 1 1 1 1 1 1 I5 1 1 1 1 1 1 1 1 1 1 1 I4 1 1 1 1 1 1 1 1 1 1 1 I3 1 1 1 1 1 1 1 1 1 1 1 I2 1 1 1 1 1 1 1 1 1 1 1 I1 1 1 1 1 1 1 1 1 1 1 0 I0 1 1 1 1 1 1 1 1 1 0 1 I7 1 1 1 1 1 1 1 1 0 1 1 I6 1 1 1 1 1 1 1 0 1 1 1 74HC148(0)输入 I5 1 1 1 1 1 1 0 1 1 1 1 I4 1 1 1 1 1 0 1 1 1 1 1 I3 1 1 1 1 0 1 1 1 1 1 1 I2 1 1 1 0 1 1 1 1 1 1 1 I1 1 1 0 1 1 1 1 1 1 1 1 I0 1 0 1 1 1 1 1 1 1 1 1 74HC4511 显示 abcdefg 字形 33

74HC148(1)输入 I7 1 1 1 1 1 0 I6 1 1 1 1 0 1 I5 1 1 1 0 1 1 I4 1 1 0 1 1 1 I3 1 0 1 1 1 1 I2 0 1 1 1 1 1 I1 1 1 1 1 1 1 I0 1 1 1 1 1 1 I7 1 1 1 1 1 1 I6 1 1 1 1 1 1 74HC148(0)输入 I5 1 1 1 1 1 1 I4 1 1 1 1 1 1 I3 1 1 1 1 1 1 I2 1 1 1 1 1 1 I1 1 1 1 1 1 1 I0 1 1 1 1 1 1 74HC4511 显示 abcdefg 字形

2、有符号比较器的设计(选做) ..

(1)SmartDesign的连线图

(2)功能仿真波形图

(3)综合结果RTL图

(4)引脚分配I/O Attribut Editor截图

(5)记录实测结果(自行选取参与比较数据)

表5-5 有符号比较器实验结果记录表

输入 DataA[7:0] DataB[7:0] 输出 AGEB 00000000 00000000 00001001 10000001 11111001 10001100

3、跑马灯设计 (1)模块代码

// marquee.v

module marquee(Rst, Clk, Sel, LED); input Rst,Clk; input [1:0]Sel; output [7:0]LED;

reg [3:0]LED_H,LED_L; reg [1:0]cnt1;

34

reg [3:0]cnt2; reg [2:0]cnt3;

assign LED={LED_H,LED_L};

always @(posedge Clk)

if(Rst) {cnt1,cnt2,cnt3} <= 0; else

case(Sel) 0: begin if(!cnt1) {LED_H,LED_L} <= 8'b01010101; else {LED_H,LED_L} <= ~{LED_H,LED_L}; cnt1<=cnt1+1 ; end 1: begin if(!cnt2) {LED_H,LED_L} <= 0; else if(LED_H[3]) {LED_H,LED_L} <= {LED_H,LED_L}<<1 ; else {LED_H,LED_L} <= ({LED_H,LED_L}<<1) +8'b1; cnt2<=cnt2+1 ; end 2: begin if(!cnt3) {LED_H,LED_L} <= 0; else if(LED_L[3]) begin LED_H <= LED_H>>1; LED_L <= LED_L<<1; end else begin LED_H <= (LED_H>>1)+4'b1000; LED_L <= (LED_L<<1)+4'b1; end cnt3<=cnt3+1 ; end default:; endcase endmodule

(2)功能仿真波形图

35

  • 收藏
  • 违规举报
  • 版权认领
下载文档10.00 元 加入VIP免费下载
推荐下载
本文作者:...

共分享92篇相关文档

文档简介:

5、数字逻辑综合设计仿真及验证 一、实验目的 1、进一步熟悉利用EDA工具进行设计及仿真的流程。 2、熟悉利用EDA工具中的图形化设计界面进行综合设计。 3、熟悉芯片烧录的流程及步骤。 4、掌握分析问题、解决问题的综合能力,通过EDA工具设计出能解决实际问题的电路。 二、实验环境 1、Libero仿真软件。 2、DIGILOGIC-2011数字逻辑及系统实验箱。 3、Actel Proasic3 A3P030 FPGA核心板及Flash Pro4烧录器。 三、实验内容 1、编码器扩展实验 设计一个电路:当按下小于等于9的按键后,显示数码管显示数字,当按下大于9的按键后,显示数码管不显示数字。若同时按下

× 游客快捷下载通道(下载后可以自由复制和排版)
单篇付费下载
限时特价:10 元/份 原价:20元
VIP包月下载
特价:29 元/月 原价:99元
低至 0.3 元/份 每月下载150
全站内容免费自由复制
VIP包月下载
特价:29 元/月 原价:99元
低至 0.3 元/份 每月下载150
全站内容免费自由复制
注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信:fanwen365 QQ:370150219
Copyright © 云题海 All Rights Reserved. 苏ICP备16052595号-3 网站地图 客服QQ:370150219 邮箱:370150219@qq.com