微机原理及应用自动化专业复习大纲

C) (SP)=1004H D) (SP)=OFFCH

(2)要检查寄存器AL中的内容是否与AH相同，应使用的指令是：

A) AND AL,AH B) OR AL,AH C) XOR AL, AH D) SBB AL,AH

(3)指令JMP NEAR PTR L1与CALL L1(LI为标号)的区别在于：

A）寻址方式不同 B）是否保存IP的内容 C）目的地址不同 D)对标志位的影响不同

7.利用移位、传送和相加指令实现AX的内容扩大10倍。 第四章．微处理器8086的总线结构和时序 一．学习要点 总线周期概念

时钟周期：控制微处理器工作的时钟信号的一个周期，它是CPU最小的工作节拍。 总线周期：CPU通过系统总线对外部存储器或I/O接口进行一次访问所需要的时间。 指令周期：CPU执行一条指令所需要的时间（包括取指令和执行指令所需要的时间）。 一个基本的总线周期包括4个时钟周期，即T1、T2、T3和T4，又称4个T状态。读写总线周期在这4个T状态下完成的工作是不同的，于是就有了读总线周期和写总线周期。

一个实际的总线周期除了4个T状态外还可能在T3和T4之间插入若干个等待周期Tw。在两个总线周期之间可能存在若干个空闲状态，简称T1状态。 二．习题

1.根据传送信息种类不同，系统总线分为 、 和 。 2.三态逻辑电路输出信号的三个状态是 、 和 。 3.欲使8086CPU工作在最小方式，引脚MN/MX应接 。

4.RESET信号是 时产生的，至少要保持4个时钟周期的 电平才有效，该信号结束后，CPU内的CS为 ，IP为 ，程序从 地址开始执行。 5.CPU在 状态开始检查READY信号、 电平时有效，说明存储器或I/O端口准备就绪，下一个时钟周期可进行数据的读写；否则，CPU可自动插入一个或几个 ，以延长总线周期，从而保证快速的CPU与慢速的存储器或I/O端口之间协调的进行数据传输。

6. M/IO引脚输出高电平时，说明CPU正在访问 。

第五章．存储器系统 一．学习要点

1.半导体存储器的分类

计算机系统中的内存储器一般都使用半导体存储器，其特点是集成度高、成本低，存取速度快。半导体存储器的分类如下图所示：

双极型RAM 读写存储器 （RAM） 静态RAM (SRAM) MOS型RAM 动态RAM （DRAM） 半导体存储器掩膜RAM 可编程ROM(PROM) 3. 存储器与CPU连接

在微机或微机应用系统中，存储器子系统由许多存储器芯片（ROM和RAM）组成。CPU对存储器进行读写操作时，首先由地址总线给出地址信号，最后才能在数据总线上进行数据的读写。因此，在微机或微机系统应用中，存储器系统的设计主要是指存储器与CPU的连接，包括CPU的地址总线、数据总线和控制总线与存储器的连接。连接时应该考虑如下问题：

1) CPU的读写时序和存储器的存取速度之间的匹配

CPU取指令和对存储器进行读写时，都有其固有的时序，由此来确定对存储器存取速度的要求。存储器的存取速度必须与CPU的读写时序相匹配，以便使CPU能在规定的读、写周期内完成对存储器的正确读写。 2）CPU总线负载能力

CPU输出线的直流负载能力为一个TTL负载，而目前的存储器通常采用MOS电路，其直流负载很小，主要是电流负载，因此在简单系统中，CPU可直接与存储器相连，而在较大系统中，就要考虑CPU的负载能力，需要时可以通过增加缓冲器或总线驱动器来提升驱动负载的能力。常用的芯片有74LS244（单向8位）和74LS245(双向8位)等。 3）控制信号的连接

CPU与存储器连接时，应将CPU提供的一些控制信号与存储器的控制信号相连，以实正确的读写控制。与存储器系统设计有关的8086CPU的控制信号有M/IO、RD、WR、

DEN4）存储器片选控制与地址译码

存储器系统一般分为RAM和ROM两大类，由多个存储器芯片组成。为了实现存储器的正确寻址，地址总线按用途分为两部分：一部分是低位地址总线，直接连接到存储器芯片的地址总线上，实现存储器芯片的片内寻址；另一部分是高位地址总线，通过地址译码产生片选信号，实现存储器模块的选择。地址总线的高、低位划分因存储器芯片的容量而异。 二．习题

1.用下列RAM芯片构成32KB存储器模块，各需要多少芯片？16位地址总线中共有多少位

只读存储器 （ROM） 紫外光可擦除ROM(EPROM) 电可擦除ROM(E2RROM)

、DT/R和ALE。

参与片内寻址？多少位可用作片选控制信号？ （1）1K*1 (2) 1K*4 (3) 4K*8 (4)16K*4

2.若存储器模块的存储容量为256KB，则利用上题中给出的RAM芯片，求出构成256KB存储模块各需要多少芯片？20位地址总线中有多少位参与片内寻址？多少位可用作片选控制信号？

3.一台8位微机系统的地址总线为16位，其存储器中RAM的容量为32KB，首地址为4000H，且地址是连续的。问可用的最高地址是多少？

4.某微机系统中内存的首地址是4000H，末地址为7FFFH，求其内存容量。 5.要给地址总线为16位的某8位微机设计一个容量为12KB的存储器，要求ROM区为8KB，从0000H开始，采用2716芯片；RAM区为4KB，从2000H开始，采用2114芯片。试画出设计的存储器系统的连线图。 第六章 输入输出接口 一．学习要点 1.IN和OUT指令

这两条指令是CPU和外设之间进行数据传输的基本方法之一。它们与MOV指令类似（MOV指令用于CPU和存储单元之间的数据交换，而IN,OUT指令用于CPU与外设之间的数据交换），但它们只有两种寻址方式：直接寻址（直接给出8位的端口地址）和寄存器间接寻址（在DX中给出端口地址）。另一个操作数只能是寄存器寻址（AL或AX），这取决于访问端口的位数。 2.三种基本输入输出方式

主机与外设之间进行数据交换、状态及命令等信息的传送时主要有三种方式：程序直接控制传送方式、程序中断控制方式和存储器直接存取（DMA）方式。它们传送信息的速度依次越来越快，其传送效率也越来越快，但其实现和管理的复杂性也越来越高。 程序直接控制和中断控制传送方式下的信息传送是通过IN和OUT指令实现的，而DMA方式则在存储器与外设之间架起直接访问的通路，因此与CPU的IN、OUT指令无关，其存储速度是芯片速度。 3．I/O端口的地址译码

端口地址译码是一个重点。首先要搞清楚教材的第348页图10.6、10.7、10.8所示的三种端口的典型结构，彻底掌握各种端口的译码方法。

端口地址译码分为线选法、部分地址译码和全地址译码三种。它与存储器的译码设计不同：（1）参加译码的地址线数量不同，一般存储器模块内所含的存储单元模块较多，其片内地址线较多，因此用于地址译码的地址线较少。

（2）参加译码的控制信号不同，以8086最大方式系统为例，用于控制存储器芯片读写的信号为MRDC、AMWC和MWTC,而控制端口读写的信号为IORC、IOWC和AIOWC。

4.中断控制器8259A

8259A是可编程大规模集成电路。8259A的编程分初始化编程和应用编程两大部分，应着重理解各命令字的含义。8259A应用编程较难，只要求了解，但要求掌握中断结束方式和中断优先级管理方式中的正常完全嵌套方式。 二，例题

例 1 用8088CPU与简单接口组成查询输出系统，要求查询状态端口地址和输出数据口地址均为0F4H。芯片自选，画出连接图并编一程序段实现：当查询到状态信号D7为1时输出一个字节。

解： 系统连接如下图所示：

74244D7D0~D7BUSYED0~D7Q0~Q7外设IORA2A4A5A6A7A0A1A3A8A9IOW74273CP

相应程序段如下：

MOV DX,0F4H IN AL,DX TEST AL,80H JNZ NTR MOV AL,[SI]

;SI指向输出数据缓存区 INC SI

OUT DX ,AL …

NTR:…

例 10.3 某8088最小系统中，有一片8254的连接图如图所示，分析之，并回答： （1）8253的端口地址是什么？

（2）用同一片8253的两个计数器串接产生如下图的周期性波形，可用的时钟信号为1MHZ脉冲。此时，两个计数器各设置成什么方式？加上必要的连线，然后编写8254的初始化程序。 解：（1）地址分析如下：

A9 A8 A7 A6 A5 A4 A3 A2 A1 A0

1 0 0 0 0 1 1 0 0 1 219H 1 0 0 0 0 1 1 0 1 1 21BH 1 0 0 0 0 1 1 1 0 1 21DH 1 0 0 0 0 1 1 1 1 1 21FH

（2）分析：要产生如下图所示的周期性波形，8254必须工作于方式2（8254的六种工作方式只有方式2和方式3是周期性的，方式3是方波，故此可确定出此波形的计数器工作于方式2）。因方式2的负脉冲的宽度为计数器的时钟信号的一个周期，CLK0=1MHZ，其一个周期为1μs，所以可知计数器0不是最终输出要求波形的计数器，假设OUT1输出所要求的波