当前位置:首页 > 基于FPGA实现数据LCD显示 - 图文
桂林电子科技大学毕业设计(论文)报告用纸
(3)设置列地址
(4)判断LCD工作的状态,如果忙跳回上一步,如果不忙,往下执行 (5)显示RAM
(6)判断是否已经显示64列,如果没有显示64列,则跳回第三步。如果显示,继续往下执行
(7)页地址加1
(8)判断页地址是否已经设置8次,如果没有设置够8次,则跳回第二步。如果已经设置了8次,继续往下执行
(9)结束
液晶显示器的编程流程如上图4-3.2所示,开始进行系统初始化,接下来是清LCD左屏RAM,清完左屏然后继续清右屏。请屏之后进行数据的写入,首先对左屏写入数据,然后对右屏也写入数据,最后左右展开显示。然后回到清右屏步骤。详细步骤如下:
(1)开始
(2)进行系统初始化 (3)清左屏RAM (4)清右屏RAM (5)写入LCD左屏数据 (6)写入LCD右屏数据 (7)左右展开显示
第20页 共51页
桂林电子科技大学毕业设计(论文)报告用纸
5 系统的仿真
图5-1 Verilog仿真波形图
仿真图如上图5-2.3所示,能通过Verilog HDL程序,在QUARTUSII 9.1软件的编译仿真下,并在EDA试验箱上进行下载显示,验证程序的正确性。
年月日模块仿真
图5-2 年月日模块仿真图
该仿真图显示的是09年5月份的,由图可以看出5月份有31天,当月份进入到下一个月的时候,日期day则变成1号,仿真结果无误。
时分秒模块仿真
图5-3 时分秒模块仿真图
上图显示的是时分秒模块运行的仿真结果图,秒针每到60个计时数分钟才走动一
第21页 共51页
桂林电子科技大学毕业设计(论文)报告用纸
次,秒针的走动需要由分频模块输出的1HZ的脉冲来带动,秒带分走,分带时走。秒计数最大到59时分钟计数加1,分也是到59时时钟计数加1。
字符显示的数据选择:
清除显示(对应状态机状态为CLEAR)对应的数据接口的数据(DB7~DB0)为00000001,RS,RW为0;
地址归位(对应状态机状态为RETURNCURSOR)对应(DB7~DB0)的数据为00000010,RS,RW为0;
点设定(对应状态机状态为SETMODE)选择整体画面不移位,DDRAM地址+1,因此对应DB7~DB0数据为00000110,RS,RW为0;
显示状态开(对应状态机状态为SWITHMODE),光标显示关,字符不反白,因此对应DB7~DB0数据为00001100,RS,RW为0;
游标和显示控制(对应状态机状态为SHIFT)选择AC=AC+1,因此对应DB7~DB0数据为00010100,RS,RW为0;
功能设定(对应状态机状态为SETFUNCTION)选择8为数据线接口,以及基本指令集动作,因此对应DB7~DB0数据为00110000,RS,RW为0;
DDRAM(对应状态机状态为SETDDRAM)地址的设定则根据需要设定,对应DB7~DB0数据为10000000~10011111之间,RS为1,RW为0;
另外,根据模块引脚说明,FPGA还需要同时控制其他几个引脚。其中,为了选择并行的数据发送模式,PSB引脚应为H。RET引脚则由FPGA控制在经过一段时间的L复位后跳为H。
第22页 共51页
桂林电子科技大学毕业设计(论文)报告用纸
6 系统开发所需资源以及所用语言的简述
6.1 FPGA的发展历程
FPGA作为这个时代一种可重复编程逻辑器件,现场可编程门阵列的研究发现是可编程逻辑器件发展变化的必然产物,它的出现在一定的程度上推动着可编程逻辑器件更进一步的发展。所以说,了解了可编程逻辑器件的的发展历程这一些知识,同时也就了解了FPGA的相关发展历程。20世纪70年代发展起来的一种新型器件受到了很多设计者的青睐,它就是可编程逻辑器件(FPGA)。它的一些应用不仅能简化了电路的设计,降低了所需的成本还能提高了系统的可靠性,因此给数字系统的设计方式带来了翻天覆地的变化。以微电子创作技术的不断进步和更新为基础是可编程逻辑器件发展的动力,它的结构以及工艺的变化经历了一个不断发展不断变革不断创新的过程。在20世纪70年代期间,早期的可编程逻辑器件只有3种器件,分别为可编程只读存储器、紫外线可擦除制度储存器和电可擦除只读储存器[15]。
目前,FPGA器件已经成为当前社会主流的可编辑逻辑器件之一。经过将近20年来的发展和改革,可编辑逻辑器件已经取得了突破性的进步,资源无比的丰富,使用起来越来越方便。我想将来的可编程逻辑器件,密度会比现在的高、速度会现在的快、功耗会比现在的低,还有可能会增加更多新的功能,向着更含有技术型的方向比如说集成了可编程逻辑、CPU、储存期等组件的可编程单片系统(SOPC)发展。EP2C5T144C8如下图6-1所示:
图6-1 EP2C5T144C8 各个引脚图
第23页 共51页
共分享92篇相关文档