当前位置：首页 > 《半导体集成电路》考试题目及参考答案讲解学习
答案：（0）0100； （1）1001；（2）0101；（0）0000；
工作原理：此电路的一个基本特性是在下拉链中的所有晶体管都必须全部导通才能产生一个低电平值。字线必须以负逻辑模式工作。字线默认为高电平1，被选中行的字线置0，因此未被选中行的晶体管都导通。如果行线和字线的交叉处不存在任何晶体管，由于串联链上所有其它的晶体管都被选上，所以输出被下拉，因此该处存储的值是0。反之，如果交叉处存在一晶体管，当相关的字线被置于低电平时这个晶体管不导通，这会导致输出高电平，相当于读取1。
7．画一个2×2的MOS NAND型 ROM单元阵列，要求地址0，1中存储的数据值分别为10和10。并简述工作原理。 答案：
一个2×2的 NAND ROM
工作原理：此电路的一个基本特性是在下拉链中的所有晶体管都必须全部导通才能产生一个低电平值。字线必须以负逻辑模式工作。字线默认为高电平1，被选中行的字线置0，因此未被选中行的晶体管都导通。如果行线和字线的交叉处不存在任何晶体管，由于串联链上所有其它的晶体管都被选上，所以输出被下拉，因此该处存储的值是0。反之，如果交叉处存在一晶体管，当相关的字线被置于低电平时这个晶体管不导通，这会导致输出高电平，相当于读取1。
8. 预充电虽然在NOR ROM中工作得很好，但它应用到NAND ROM时却会出现某些严重的问题。请解释这是为什么？
答案： 电荷分享是预充电NAND ROM中要考虑的主要问题。可以在NAND ROM中实现，但设计者必须极为小心。
9. sram，flash memory，及dram的区别？
答案：
sram：静态随机存储器，存取速度快，但容量小，掉电后数据会丢失，制造成本较高，通常用来作为快取(CACHE) 记忆体使用.
flash：闪存，存取速度慢，容量大，掉电后数据不会丢失.
65
dram：动态随机存储器，必须不断的重新的加强(REFRESHED) 电位差量，否则电位差将降低至无法有足够的能量表现每一个记忆单位处于何种状态。价格比sram便宜，但访问速度较慢，耗电量较大，常用作计算机的内存使用。
10. 给出单管DRAM的原理图。并按图中已给出的波形画出X波形和BL波形，并大致标出电压值。
答案：单管DRAM原理图和波形图如图５。
图５ 单管DRAM的原理图和波形图
11．试问单管DRAM单元的读出是不是破坏性的？怎样补充这一不足？（选作）有什么办法提高refresh time？
答案： 单管DRAM单元的读出是破坏性的，存放在单元中的电荷数量在读操作期间会被修改，因此为了使一次读操作后再恢复它原来的值，单管DRAM中读和刷新操作必然互助交织在一起。
提高refresh time 的方法有：降低温度，增大电容存储容量。
12. 给出三管DRAM的原理图。并按图中已给出的波形画出X和BL1波形，并大致标出电压值。（选作）试问有什么办法提高refresh time？
66
答案：三管DRAM原理图和波形图如图５。
图6 三管DRAM的原理图和波形图
提高refresh time 的方法有：降低温度，增大电容存储容量。
13．对1T DRAM，假设位线电容为1pF，位线预充电电压为1.25V。在存储数据为1和0时单元电容Cs（50fF）上的电压分别等于1.9V和0V。这相当于电荷传递速率为4.8%。求读操作期间位线上的电压摆幅。 答案： ?V(0)??1.25?50fF??60mV
50fF?1pF
?V(0)?(1.9?1.25)?
50fF??31mV
50fF?1pF14. 给出一管单元DRAM的原理图，并给出版图。 答案：
67
15．以下两图属于同类型存储器单元。试回答以下问题： （1）：它们两个都是哪一种类型存储器单元？分别是什么类型的？ （2）：这两种存储单元有什么区别？分别简述工作原理。
答案：（1）同属于现场可编程ROM（PROM），（a）为熔丝型PROM存储单元；（b）为PN结击穿PROM存储单元。
（2）PROM允许用户根据需要进行一次编程，但信息一但也入，就不可再改写。(a)熔丝型PROM存储单元是由晶体管的发射极连接一段镍铬熔丝组成。在正常的工作电流下，熔丝不会被烧断。当选中某一单元时，若此单元的熔丝未被烧断，则晶体管导通，回路有电流，表示该单元存储信息“1”,而若此单元的熔丝已被烧断，就构不成回路故无电流流过，表示该单元存储信息“0”.
(b) PN结击穿PROM存储单元是一双背靠背连接的二极管跨接在对应的字线和位线的交叉处，因此在正常的情况下不导通，芯片中没有写入数据，一般认为编程前全部单元都是“0”。当用户编程时，通电将要写入“1”的单元中那只反接的二极管击穿，于是这一单元可以有电流流过，这表示写入了“1”.
16．画出六管单元的SRAM晶体管级原理图。并简述其原理。 答案： 六管单元的SRAM晶体管级原理图如下：
68
本文作者：...共分享92篇相关文档
