北京邮电大学 数字逻辑期末模拟试题1 -2

本科试题（一）

一、选择题（每小题2分，共20分。）

1． F?A?B?C，A、B、C取何值时，F＝1（ ）。

A.011 B.100 C.101 D.000 2． 下列三个数对应的十进制数最大的是（ ）。

A. (30)8 B. (10110)2 C. (00101000)8421 D.27

1 3． 图1所示电路中描述错误的是（ ）。

n?1nA．状态变化发生在CP脉冲下降沿 B．Q?Q

n?1nQ?QC． D. CP脉冲下降沿输出状态翻转

J K Q Q CP 图1 4．二进制加法器自身（ ）。

A．只能做二进制数加运算 B．只能做8421BCD码加运算 C．A和B均可 D. 只能做补码加法运算

5．用方程式表示时序电路的逻辑功能，需（ ）。

A．一个方程 B．二个方程 C．三个方程 D. 四个方程

6．五个D触发器构成的扭环计数器，计数器的模是（ ）。

5

A．10 B．2 C．5 D .25 7．八路数据选择器如图2所示，该电路所实现的逻辑函数是（ ）。

74LS151 A.F??m(6,8,13,14) B.F??m(6,8,9,13)

D0 C.F??m(6,7,8,9,13,14)D.F??m(0,1,2,5) 1 E D1 D2 8．判断以下三组VHDL语言描述中（ ）意义相同。 D3 1 F Y A. z ＜= not X and not Y；和 z ＜= not (X or Y)； D4 B. z ＜= not (X or Y)；和 z ＜= not X or not Y； D5 D6 D C. z ＜= not X and Y；和 z ＜= not (X and Y)；

D7 D D. z ＜= not X and not Y；和 z ＜= not (X and Y)；

A2 A1 A0

9. 多路选择器构成的数据总线是（ ）。

A B C 图2 A. 双向的 B. 单向的 C. A和B都对 D.多路的

10．断电之后，能够将存储内容保存下来的存储器是（ ）。 A．只读存储器ROM； B．随机存取存储器RAM； C．动态存取存储器DRAM D. SDRAM

二、简答题（每小题5分，共15分）

1、化简F?AC?ABC?BC?ABC（5分）

2、分析如图3所示的逻辑电路图，写出输出逻辑函数表达式。（5分）。

图3

3、画出01011序列检测器的状态转移图，X为序列输入，Z为检测输出。（序列不重叠）（5分）

三、综合分析题（15分） 四位二进制同步计数器

74LS163功能表 74LS163与3:8译码器74LS138

输入 输出 的连接电路如图4。

Cr LD P T cp D3 D2 D1 D0 QD QC QB QA 回答如下问题：

L × × × ↑ × × × × L L L L 1.描述74LS138工作过程；

H L × × ↑ d3 d2 d1 d0 d3 d2 d1 d0 2.描述74LS163的清零功能； H H H H ↑ × × × × 计 数 3.图4构成模几计数器？ 4.画出图4计数器状态变化图； 74LS163 74LS138 5.图4采用了中规模集成计数器构成 Cr “1” G1 Y0 任意进制计数器的什么方法？

Vcc G2A Y1 （复位法、预置法）

P G2B Y2

T QYD 3

LD QC CLK cp QAY4 四、组合电路设计2 （10分） B A1 Y5 旅客列车分为特快A，直快B和慢车 C，它们的优先顺序为：特快、直快、慢车。在QA AY6 0 同一时间内，只能有一趟列车从车站开出，即只能给出一个开车信号。设计满足上述要求的Y7 开车信号控制电路。

图4 1．定义输入和输出逻辑变量； 2．列出真值表；

3．根据卡诺图写出输出最简“与或”表达式； 4．用适当门电路设计该电路。

五、时序电路设计（15分）

设计一个计数器，在CLK脉冲作用下 CLK Q3Q2Q1及输出Z的波形如图5所示。 Q．确定边沿触发的形式； 1 12．画状态转移图；

Q2 3．写状态转移表；

Q3 4．写状态方程、激励方程（D触发器）、输出方程；Z 5．画出电路图。

图5 六、硬件描述语言设计（15分）

用VHDL语言设计一个如图6所示六段显示的驱动译码器。它是为了显示图6所示的六个符号中的一个，实线表示亮，虚线表示不亮（图中e是垂直线，f是水平线）。设计的器件有三个输入A、B、C及六个输出a、b、c、d、e、f。图中表示的三位数是输入码，即译码器接收三位码，使适当的段亮。每一段的驱动电位是高电平。

写出完整的设计源程序。 b a f

d e c 东000

南001 西010 北011 +: 100 －: 101

图6

七、分析题（10分）

CJ CLR 某数字系统的结构如图7所示。 CJ 总线 1.列出全部控制信号； LDCJ 2.A、B、C为何种器件？ 全加器∑ 3.门1、2、3、4为何种门？

控X→∑ 1 制A→∑ 2 器 B→∑ C→∑ 3 4 输入X A B C LDA 4.描述A+B→C的工作过程及控制信号 的顺序；

5.画出A+B→C的ASM图。

本科试题（二）

一、选择题（每小题2分，共20分。）

1． F?A(A?B)?B(B?C?D)=( )

A. B B. A+B C. 1 D.AB

2．同步时序电路和异步时序电路比较，其差异在于后者（ ） A. 没有稳定状态 B. 没有统一的时钟脉冲控制 C. 输入数据是异步的 D. 输出数据是异步的 3．（10000011）8421BCD的二进制码为（ ）。

A.( 10000011)2 B.(10100100)2 C. (1010011)2 D. (11001011)2 4． 74LS85为四位二进制数据比较器。如果只进行4位数据比较，那么三个级联输入端ab、a=b应为（ ）。

A. ab接地，a=b接地

B. ab接高电平，a=b接高电平 C. ab接高电平，a=b接地 D. ab接地，a=b接高电平

5． N个触发器可以构成能寄存（ ）位二进制数码的寄存器。

A. N B. 2N C. 2N D. N2

6．时序电路中对于自启动能力的描述是（ ）。

A. 无效状态自动进入有效循环，称为具有自启动能力。

B. 无效状态在时钟脉冲作用下进入有效循环，称为具有自启动能力。 C. 有效状态在时钟脉冲作用下进入有效循环，称为具有自启动能力。 D. 有效状态自动进入有效循环，称为具有自启动能力。

7．数字系统的设计需要用到ASM图，它是设计（ ）的重要工具。 A. 运算器 B. 寄存器 C.控制器 D. 存储器

8．四位超前进位加法器74LS283提高了工作速度，原因在于（ ）。 A. 各位的进位是快速传递的 B. 它是四位串行进位加法器 C. 内部具有四个全加器 D. 各位的进位是同时形成的

9. ispLSI系列器件是（ ）的高密度PLD产品。

A. 基于与或阵列结构 B. 基于或阵列结构 C. 基于全译码结构 D. 基于可编程数字开关

10. 设计一个存储器，其地址线有14条（A0~A13）、数据线有D0~D7。现有芯片32K×8 、8K×2、14K×4、16K×4。确定正确方案为（ ）。

A. 14K×4 二片 B. 8K×2 八片 C. 32K×8 一片 D. 16K×4 四片

二、组合逻辑分析（10分）

可控函数发生器如图1所示，其中C1、C2

为控制端，A和B为输入变量，F为输出变量。 A 1. 写出输出函数F(A,B,C1,C2)的逻辑表达式； 2. 当C1、C2的取值如表4，写出F与A、B

B 的逻辑关系填入表4中。

F 图1 C2

C1