数字秒表设计总结报告

数字秒表课程设计总结报告

一、 课题名称

数字秒表设计

二、 内容摘要

本实验要求设计一个计数范围在0.0—9.9秒的数字秒表。电路设计基本包括0.1秒脉冲发生器，信号控制端，整形电路，计数电路，译码电路和显示器这几部分构成。0.1秒脉冲发生器由555定时器构成的多谐振荡电路实现，由3端口接入计数器的时钟端。信号控制端由RS触发器实现，能够对整个电路进行清零、计数、停止和复位的作用。整形电路有单稳态触发器构成，对RS触发端输出的信号进行整形，但不改变其逻辑符号。本实验的技术器由两个十进制BCD码74LS160级联而成。在计数器的四个输出端分别接译码器的四个置数端，译码器由74LS48实现。这个电路设有两个开关K1，K2，通过K1，K2的置0和置1来实现对电路的清零、计数、暂停、复位的控制。这样，一个简易的数字秒表便设计完成了。

三、 课题任务，指标，功能要求

课题任务：用中小规模集成电路设计一个数字秒表。 指标：计数范围在0.0—9.9秒之间。

功能要求：有清零、计数、停止和复位的功能。

四、 单元框图

显示器 显示器 控制端，清零，计数，停止，复位 单稳态触发器 译码器 与非门 译码器 多谐振荡电路，0.1秒脉冲发计数器 计数器

五、 单元电路设计，参数计算，元器件选择

1、0.1秒脉冲发生器：

参数计算：T=0.7(Ra+2Rb)C

555定时器构成多谐振荡器，其芯片功能表如下： TH X >2/3Vcc <2/3Vcc <2/3Vcc TR非 X >1/3Vcc >1/3Vcc <1/3Vcc R非 L H H H OUT L L 原状态 H DIS 导通 导通 原状态 关断 注明：6脚为THR，触发器输入端，低电平有效。

2脚为TRI，阀值输入端，高电平有效。4脚为RST，总复位端，低电平有效。 7脚为DIS，放电端。5脚为CON，控制端。1脚接地，8脚接电源。 3脚为输出端。TD为内部三极管。 其管脚图如下所示：

2、信号控制端，RS触发器，实现对这个电路的清零、计数、停止、复位功能。

RS触发器，其功能表如下： Rd非 1 0 1 0 Sd非 1 1 0 0 Qn+1 Qn 0 1 1* Qn+1非 Qn 非1 0 1* 注：RS触发器可由导线与74LS00二输入与非门构成

Rd非和Sd非都为1时，基本RS触发器实现信号保持功能，即Qn+1=Qn，Qn+1非=Qn非；当Rd非=0时，基本RS触发器直接置零；当Sd非=0时，基本RS触发器置1.

3、计数器用74LS160实现：

十进制BCD码计数器74LS160，其芯片功能如下： 输入 CP × ↗ × × ↗ ↗ Rd非 LD非 L H H H H H × L H H H L EP × × L × H × ET × × × L H × A × A × × × L B × B × × × L C × C × × × L D × D × × × L L L QA L A L B 输出 QB QC L C 保持 保持 计数 L L QD L D 注：当Rd非=0时，计数器清零；当Rd非=1，LD非=0时，计数器预置数；当前两者都为1，EP或ET为0时，计数器有保持功能；当四者全为1时，计数器进行计数功能。

其管脚图如下：

4、显示译码功能：

显示译码器的真值表： 字型 0 1 2 3 4 5 6 7 输入 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 输出 A 1 1 1 0 0 1 0 × B 0 0 1 0 0 1 0 × C 0 0 1 1 0 0 0 × D 1 1 0 0 0 0 1 × E 0 1 0 0 0 0 1 × F 0 1 0 1 0 0 1 × G 0 1 0 0 1 0 1 × 74LS48的管脚图如下所示：