8421BCD码加法器 - 图文

卓越工程师班第一次大作业

用四位全加器构成 一位BCD码加法器

班级：001111

作者：00111116 江新远

实现方式一：器件 一、 问题

用四位二进制全加器74LS283构成一位8421BCD码加法电路

二、74LS283介绍

74LS283是TTL双极型并行4位全加器，，特点是先行禁卫，因此运算速

1A2A3A4 B4，度很快，其外形为双列直插。它有两组4位二进制数输入 A 1B 2B 3B

1 ，一位低位向本位的进位输入 C 有一组二进制输出 S 1S 2 S 3 S 4 ，一

个最高位的进位输出，改器件所完成的4位二进制加法如图所示。

三、解决思路

用四位全加器构成一位8421BCD码的加法电路。两位8421BCD码相加，其和仍应为8421BCD码，如不是8421BCD码则结果错误。

① 若和小于等于9结果正确，如 4 0100

+ 3 → + 0011

………… ………… 7 0111

0111是8421BCD码的7，结果正确。

② 若和大于9则结果错误，若要得到正确结果，则需加6(011)修正。如 6 0110

+ 7 → + 0111

………… ………… 13 1011

1101在8421BCD码中是非法码，结果错误，如果加6修正后，则产生了进位信号，且本位

1101

+ 0110 ………… 1,0011

“0011”也是正确的。

③ 若和产生进位，则结果错误，也需加6修正。如 8 1000

+ 9 → + 1001

………… ………… 17 1,0001

虽产生了进位，但本位和不正确，若加6修正 1,0001

+ 0110 ………… 1,0111

得到正确结果。

产生错误的原因是8421BCD码为十进制，逢十进一，而四位二进制数是逢十六进一，故二者进位关系不同。其中刚好相差6，故需加6进行修正。

这样，构成两个一位8421BCD相加时，必须由三部分组成：一部分进行加数和被加数相加；第二部分是修正判别，判别是否要加以修正，即产生修正控制信号；第三部分完成加6修正。第一部分和第三部分均由4位全加器实现。第二部分修正判别电路应在8421BCD码相加有进位信号CO产生时，或者和数在10～15的情况下产生修正控制信号F，所以F应为

F?CO??m?10,11,12,13,14,15?

利用图3.2.14所示的卡诺图将和大于9的部分化简得出F：

F?CO?F3F2?F3F1?COF3F2F3F1

根据上述分析及F信号产生的逻辑表达式可得到两个一位8421BCD码相加的电路。

被加数??A???8421加数84210??P3?0??Q3??CO81&&&??B????3????0?3???P0????CO8进数4213???Q0???3???0?421???和??CI相加修正判断CI修正

四、quartus仿真