基于FPGA的LED16×16点阵汉字显示设计(VHDL版)概要

When\When\When\When\When\When\When\When others=>h0<=\

End case;

When \Case lie is

When\When\When\

When\When\When\When\When others=>h0<=\ End case;

When others=>h0<=\ End case; End if; End if; End process; a3:process(clk)

variable int: integer range 0 to 10000; begin

12

if clk’event and clk=’1’then if int<10000 then int:=int+1; else

int:=0;

if next1=”11”then

next1<=”00”;

else

next1<= next1+’1’;

end if;

end if;

end if;

end process; end count;

13

第三章 系统调试与仿真

3.1开发环境介绍

Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、Veril-ogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。

Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。

此外，Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。

3.2调试与仿真

3.2.1 创建工程

在Quartus II 中新建一个VHDL File文件，将VHDL代码输入这个文件，并保存到工作目录，名为yz_ok.vhd。

利用new preject wizard 工具创建一个工程，工程名为yz_ok,顶层文件实体名为 yz_ok，并将上面创建的yz_ok.vhd文件加入到工程中。 3.2.2 编译前设置

（1）选择目标芯片。用assignmemts-?settings命令，弹出settings对话框，选择目标芯片为EP2C5T144C8。

14

图3-1 选择目标器件

（2）选择工作方式，编程方式，及闲置引脚状态 单击上图中的device&pin options按钮，弹出device&pin options窗口。 在General项中选中auto-restart configuration after error,使对FPGA的配置失败后能自动重新配置，并加入JTAG用户编码。

图3-2 选择配置器件工作方式

在configuration项中，其下方的Generate compressed bitstreams处打勾，这样就能产生用于EPCS的POF压缩配置文件。

在Configuration 选项页，选择配置器件为EPCS1，其配置模式选择为active serial。

15