实验2 逻辑门设计与测试 - 图文

msb2-12-2EU12-3ADC082-42-52-62-7lsb2-8ADD-AADD-B(24)ADD-C(23)22ALE9ENABLE6STARTEOC拨码6：ADC0809转换结束使能，见左图拨码7：ADC0809使能，默认关闭，见左图拨码8：DAC0832输出滤波使能6J6178VGA24 视频接口35101314R76 200R（PIO60）R77 200R78 200G（PIO61）B（PIO63）GND拨码61-6、管脚锁定212019188151417725PIO33PIO35拨码7PIO34PIO23PIO22PIO21PIO20PIO19PIO18PIO17PIO16PIO32PIO887654321VCC4513J7PS/2下接口A、分析实验箱电路图（模式5）扬声器PIO46PIO45HS（PIO64）VS（PIO65）GND（拨码8：“滤波1 ON”即连接滤波电容）滤波1103COMM657.2K7TL082/2译码器译码器译码器译码器译码器译码器译码器译码器PIO19-PIO16PIO23-PIO20PIO27-PIO24PIO31-PIO28PIO35-PIO32PIO39-PIO36PIO43-PIO40PIO47-PIO44SPEAKERAOUTR725.1K2WR1DAC08329EU2FBIOUT1IOUT2PIO24PIO25PIO26PIO27PIO28PIO29PIO30PIO31765416151413+51112+1251pFC27234TL082/123LM311-12PIO3781VCCAIN0D8PIO15D7PIO14D6PIO13D5PIO12D4PIO11D3PIO10D2PIO9D1PIO8PIO7PIO6PIO5PIO4PIO3PIO2PIO1PIO0CLOCK0CLOCK2CLOCK5CLOCK9PIO15-PIO810K+128FPGA/CPLD目标芯片D16D15D14D13D12D11D10D9键8键7键6键5键4键3键2键1实验电路结构图NO.51D0/CS18D1WR217D2XFER3D3A GND10D4D GNDD58D6VREF20D7VCCVCC4-12COMP（拨码5：“比较器ON”即连接PIO37与COMP）操作步骤：1-6、管脚锁定B、查阅信号分配表1-6锁定管脚，存盘，重新编译

1-6锁定管脚，存盘，重新编译(点击播放视频)1-7下载配置

1-7下载配置(点击播放视频)