加减运算电路的设计

长沙学院课程设计鉴定表

目 录

一．设计任务 .............................................. 2 二．设计方案 .............................................. 2 三．电路设计与仿真 ........................................ 3 四．设计心得与体会 ........................................ 7 五．参考文献 .............................................. 7

1

一．设计任务

一、设计任务：

设计一个一位十进制并行加/减法运算电路；通过按键输入被减数和减数，并设置+、-号按键；允许减数大于被减数，负号可采用数码管或其他显示器件，并利用LED灯显示计算结果。

二：设计目的：

1、综合运用相关课程中所学到的知识去完场课题。

2、熟悉常用芯片和电子器件的类型及特性，掌握合理选用器件的原则。 3、、学会电路的设计与仿真。

4、通过查阅手册和相关文献资料，培养学生独立分析和解决问题的能力。 5、培养严肃认真的工作作风和严谨的科学态度。

二．设计方案

1、电路原理方框图

开关选择 置数 → → 运算方式

图1-1二进制加减运算原理框图

第一步：置入两个四位二进制数。例如（1001）2，（0011）2和（0101）2，（1000）2，同时在两个七段译码显示器上显示出对应的十进制数9,3和5,8. 第二步：通过开关现在呢则加（减）运算方式；

第三步：若选择加运算方式所置数送入加法运算电路进行运算；同理若选择减法运算方式，所置数送入加法运算电路进行运算；

第四步：前面所得到的结果通过另外两个七段译码显示器显示。即：

若选择加法运算方式，则（1000）2+（0110）2=（1110）2十进制8+6=14，并在七段译码显示器上显示14.

若选择减法运算方式，则（0101）2+（1000）2=（10011）2十进制5-8=-3，并在七段译码显示器上显示-3.

2

显示所置入的两个一位十进制数 加法运算电路 译码显示计算结果 减法运算电路

2、运算方案

2.1 方案一

通过开关J1——J8 接不通的高低电平来控制输入端所置的两个一位十进制数，译码显示器U10和U13分别显示所置入的两个数。数A直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关J5——J8控制输入B的输入。当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。当开关J1接高电平时，B与1异或的结果为B非，置入的数B在74LS283的输入端为B的反码，且74LS283 的进位信号C0为1，其完成S=A+B（反码）+1，实际上其计算结果为S=A-B完成减法运算。由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用另一芯片74LS283完成二进制码与8421BCD码的转换，即S>9（0011）2时加上3（0011）2，产生的进位信号送入译码器U15来显示结果的十位,U14显示结果的个位。由于减法运算时连个一位十进制数相减不会大于10，所以不会出现上述情况，用一片芯片U14即可显示结果。

2.2 加减运算方案二

由两异或门两与门和一或门组成全加器，可实现一位二进制加逻辑运算，四位二进制数并行相加的逻辑运算可采用四个全加器串行进位的方式来实现，将低位的进位输出信号接到高位的进位输入端，四个全加器依次串行连接，并将最低位的进位输入端接逻辑“0”，就组成了一个可实现四位二进制数并行相加的逻辑电路。

通过在全加器电路中再接入两个反相器可组成一个全减器，实现一位二进制减逻辑运算，将来自低位的错位信号端接到向高位借位的信号端，依次连接四个全减器，构成可实现四位二进制数并行进行逻辑减运算的电路。

在两组电路置数端接开关控制置数输入加法还是减法运算电路，电路输出端接LED灯显示输出结果，输出为五位二进制数。

2.3两种方案的比较

通过对两种方案的比较，为实现设计要求，方案一共需要七或九个芯片，且其中几个芯片只用到一两个门，相对接线较简单，容易实现。其次，方案二运算速度不高；而方案一采用的是超前进位的方式来实现四位逻辑运算的，每位的进位只有加数和被加数决定，而与低位的进位无关，它的运算速度较方案二高出很多。

综上所述，方案一较方案二更加优秀，不仅电路简单而且运算速度更快，所以选用方案一。 三．电路设计与仿真 3.1 减法电路的实现

如图3-1-1所示，该电路功能为计算A-B。若n位二进制原码为N原，则与它相对应的补码为N补=2n-N

原

，补码与反码的关系式为N补=N反+1，A-B=A+B补-2n=A+B反+1-2n

因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反

码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。加法器相加的

结果为：A+B反+1，由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。当进位

3

输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。因为设计要求被减数大于或等于减数，所以所得的差值就是A-B差的原码，借位信号为0。

3.2 译码显示

74HC4511和一个七段LED数码显示器组成。七段LED译码驱动器74HC4511的功能表如下．在74HC4511中，经前面运算电路运算所得的结果输入74HC4511的D3D2D1D0，再译码输出，最后在七段LED显示器中显示出来．

图3-1-2 译码显示电路

4.电路的仿真实现

4.1 加法、减法、带符号减法电路的实现

4