第二章 逻辑门电路2

D3、D4的作用是提高开关速度，当Uo由1跳到0时，经D3、D4提供放电回路，

加速Uo的下降速度。R4电阻由接地改为接在Uo上的目的是降低静态功耗，R1电阻取值改为20kΩ也是为了降低电路的功耗。该电路的电阻值比TTL门电路相应的电阻值大，主要目的是降低电路的功耗。实现的是与非的逻辑功能。

电路中二极管采用肖特基二极管，其正向导通压降为0.4V，而肖特基三极管的发射极的正偏电压为0.7V，集电极的正偏电压为0.4V。因此，电路的阈值电压将变为：

UT?UBE2?UBE5?UD=0.7+0.7-0.4=1.0V 输出的高低电平值：UOH=3.6V UOL=0.3V。

输入端的短路电流IIL=

5?0.4?0.23mA 20习题2.6 习题2.6图TTL与非门电路所示的电路中，若在某一输入端与地之间接一电阻R，其余输入端悬空，试问：

⑴ 保证与非门可靠关闭时的最大电阻即关门电阻ROFF为多大值？ ⑵ 保证与非门可靠开通时的最小电阻即开门电阻RON为多大值？

解：若在输入端A与地之间接一电阻Ri，则Ri与地之间的电压Ui为：

（1）Ui?Ucc?Ube1?Ri≤UOFF

R1?Ri即

5?0.7?Ri≤0.8V 3?RRi ≤0.686k? ROFF ?700? (2) Ui?Ucc?Ube1?Ri≥Uon 即

R1?Ri5?0.7?Ri≥1.5V 3?R由此可得：

Ri ≥1.6k? , 一般选RON=2k?

工程计算：

Ucc?Ube1?Ri?UT?1.4V

R1?Ri得 RON =ROFF?1.5k?

习题2.7 习题2.7图所示电路由TTL与非门组成。设G1～G4门的平均传输延迟时间相同为30ns，现测得输出端F的振荡频率为3.2MHz，试求G5的平均传输延迟时间tpd5。 G1 G2 G3 G4 G5 & & & & &

F

习题2.7图

解：根据F的频率求出F的振荡周期，T=312.5ns，由于五个与非门输出为原信号的非，所以延迟时间应为T/2≈156ns，则第五个与非门的延迟时间为36ns。

33

习题2.8 有两个TTL与非门芯片，测得它们的关门电平分别为UOFFA = 1.1V，UOFFB =

0.9V；开门电平分别为UONA = 1.3V，UONB = 1.7V。它们输出的高电平和低电平相同，试判断哪一个门的抗干扰能力大?

解：描述门电路的抗干扰能力的大小通常用噪声容限UN来衡量。通常噪声容限电压UN越大，门电路的抗干扰能力越强。

低电平噪声容限UNL是指在保证输出高电平的前提下，允许叠加在关门电平UOFF上的最大正向干扰电压。

UNL?UOFF?UOL

高电平噪声容限UNH是指在保证输出低电平的前提下，允许叠加在开门电平上的最大负向干扰电压。

UNH?UOH?UON

由于两个门的输出的高电平和低电平相同，而开门电平和关门电平却不相同，因此抗干扰能力是不同的。

低电平噪声容限UNL：

UC UNLA?UOFFA?UOL?1.1?UOL

UNLB?UOFFA?UOL?0.9?UOL

可知： UNLA≥UNLB 高电平噪声容限UNH：

C1 A R1 T1 RC 线与 F

C2 T2 B R2

UNHA?UOH?UONA?UOH?1.3 UNHB?UOH?UONB?UOH?1.7

（a）

可知： UNHA≥ UNHB

综上分析可知：门A的抗干扰能力比门B大。 C1 & 习题2.9 习题2.9图（a）所示电路中，输出 F

C2 F与C1和C2之间具有与逻辑关系，称为线与，用 虚线框标注。试写出F与C1和C2之间的电平关

（b）

系表、真值表和逻辑式，并画出等效的逻辑图。

解：由电路图可知，当A和B中有一个为高 习题2.9图 电平时，设A为高电平，它所对应的三极管T1将 饱和导通，C1为低电平，此时输出F也为低电平。

当A和B中全为低电平时，两个三极管T1 和T2均截止，C1和C2为高电平，此时输出F也为高电平。由此可得出电路的电平关系表如习题表2.6所示

习题表2.6 C1 C2 L L L H H L H H F L L L H 习题表2.7 C1 C2 0 0 0 1 1 0 1 1 F 0 0 0 1 采用正逻辑体制进行描述，高电平用逻辑1来表示，低电平用逻辑0来表示，可得描述电路逻辑关系的真值表如习题表2.7所示。由真值表写出电路的逻辑表达式：

F?C1?C2

电路的等效图如习题2.9图（b）所示。

34

习题2.10 若要实现习题2.10图中各TTL门电路输出端所示的逻辑功能，各电路的连接是否正确？如果不正确，试说明理由。

≥1 A & A & A B F2=AB F3=A+B B B F1=AB 悬空 悬空

（b） （c） （a）

Ucc A & & ≥1 B A ≥1 F4=A+B B A F5=ABCD F6=AB+CD B & 100Ω C C D D

（d） （e） （f）

习题2.10图

解：本题目涉及TTL门电路的正确使用的问题，解题时主要从以下几个方面来判断： 1． 门电路的多余输入端的处理； 2． 门电路输入负载的要求； UC 3． 输出端不能直接相接；

RC 4． 带载能力的问题。

(a) 正确；

(b) 错误，F=0; A T1 T2 B (c) 错误，F=0;

E2 E1 F (d) 正确；

线或 (e) 错误，TTL门电路输出端不能直接并联； RE (f) 错误，F=0。

习题2.11 习题2.11图(a)所示的电路中， 输出F与E1和E2之间具有或逻辑关系，称 (a) 为线或，用虚线框标注。试写出F与E1和 E2之间的电平关系表、真值表和逻辑式，并

≥1 画出等效的逻辑图。 E1 习题表2.8 E1 E2 L L L H H L H H F L L L H 习题表2.9 E 2 (b)

F

E1 E2 0 0 0 1 1 0 1 1 F 0 1 1 1 习题2.11图

解：由习题2.11图(a)知，当A和B中有一个为高电平时(设A为高电平)，它所对应的三极管T1饱和导通，E1为高电平，此时输出F为高电平。当A和B中全为低电平时，两个三极管T1和T2均截止，E1和E2为低电平，输出F也为低电平。由此可得出电路的电平关

35

系表如习题表2.8所示。

采用正逻辑体制进行描述，高电平用逻辑1来表示，低电平用逻辑0来表示，可得描述电路逻辑关系的真值表如习题表2.9所示。由真值表写出电路的逻辑表达式：

F?E1?E2

电路的等效图如习题2.11图(b)所示。

习题2.12 分析如习题2.12图所示的逻辑电路，写出输入信号与输出信号之间的逻辑表达式。 1 A & & A =1 F1 EN C ≥1 1 1 F2

& B & 1 EN B

（a） （b）

习题2.12图

解：(a)当C=1时，下面的三态门为与非门正常工作，则F1=B；当C=0时，F1=A;

所以，F1?AC?BC (b)F?A?B

习题2.13 TTL电路如习题2.13图（a）、（b）所示，试写出输出端的表达式。已知 输入信号A、B、C的波形如习题2.13图（c）所示，画出对应的输出波形。

A

=1 A B B ≥1

F1

C 1 C

（c）

A

（a）

B

& A =1 C F2 EN B

F1

C F2

（d） （b）

习题2.13图

解： (a) F1?A?B?C??A?B?C，如习题2.13图（d）所示F1波形。

(b) F2?(A?C)B?BC，如习题2.13图（d）所示F2波形。

习题2.14 电路如习题2.14图（a）～（g）所示，已知输入信号A、B的波形如习题

36