第五章CMOS 反相器 - 图文-

§5.2 CMOS 反相器

对称反相器的延时

? 假设器件为最小沟道长度? 假设WP = 2WN=2W

? 上拉电流与下拉电流相等? 大致相同的晶体管电阻RN= RP? 大致相同的上升tpLH 下降tpHL 延时

? 设单位尺寸晶体管的电阻为Runit，输入电容为Cunit

延时(不考虑漏端扩散电容时):负载（下一级同样的反相器）:

2007-10《数字集成电路设计》尚佳彬37

§5.2 CMOS 反相器

2007-10《数字集成电路设计》尚佳彬38

§5.2 CMOS 反相器

2007-10《数字集成电路设计》尚佳彬39

§5.3 优化反相器的速度

1、使电容（负载电容、自载电容、连线电容）较小

漏端扩散区的面积应尽可能小

输入电容要考虑：（1）Cgs 随栅压而变化（2）密勒效应

（3）自举效应

2、使晶体管的等效导通电阻（输出电阻）较小：

加大晶体管的尺寸（驱动能力）

但这同时加大自载电容和负载电容（下一级晶体管的输入电容）

2007-10

《数字集成电路设计》尚佳彬

40