电子技术课程设计-数字频率计的设计-精品

第三章 设计小结 一、 设计任务完成情况

通过为期两周的课程设计，完成了本次设计的技术指标。由于首次接触课程设计，很多问题都不是很懂。为了提高效率，我们小组采取集中讨论，分开制作的方法。在实际的操作中，先连好时基电路，分频电路测试通过后，再把显示电路和计数电路连好，调测符合要求。最后搞定控制电路的连接。最后完成的一块电路板，它所实现的功能就是可以测被测信号的频率，周期和脉宽。在调测的过程中发现测量频率时，得到的结果的误差稍微大了点，其他的测量结果非常接近测量值。 二、 问题及改进

在仿真的过程中，连接好电路以后，发现没反应，然后通过示波器一个一个检测元件的输入和输出信号，看看是不是和理论的一样。找出不符合理论的那部分，对照电路图进行检查修改，最后发现有的芯片的使能端没有接地，导致元件的功能没有实现。所以在连接电路的时候要细心，这也是要改进的地方。不然的话就会出现一个又一个的连接上面的问题。在最终测量频率很低的时候，那么本次电路测量频率的算法就有了一定的缺点。例如，当被测信号为0.5Hz时，其周期为2s，这时闸门的脉冲仍为1s显然是不行的。故应该加宽闸门脉冲的宽度假设闸门脉冲宽度加至10S，则闸门导通期间可计数5次，由于计数值5是10s的计数结果，故在显示之间必须将计数值除以10.加宽闸门信号也会带来一些问题：计数结果要进行除以10的运算，每次测量的时间最少要10s，时间过长不符合人们的测量习惯，由于闸门期间计数值过少，测量的精度也会下降。为了克服测量低频信号时的不足，可以使用另一种算法。将被测信号送入被测信号闸门产生电路，该电路输出一个脉冲信号，脉宽与被测信号的周期相等。再用闸门产生电路输出的闸门信号控制闸门电路的导通与开断。设置一个频率精度较高的周期信号（例如10KHz）作为时基信号，当闸门导通时，时基信号通过闸门到达计数电路计数。由于闸门导通时间与被测信号周期相同，则可根据计数器计数值和时基信号的周期算出被测信号的周期T。T=时基信号周期*计数器计数值。再根据频率和周期互为倒数的关系，算出被测信号的频率f。我们希望该频率计不仅能够测量方波的频率，还能够测量正弦波、三角波、锯齿波的频率，还希望测试频率的范围可以更大一些，且精度更高一些。 三、心得体会

因为是第一次做课程设计，在拿到题目时，很茫然不知如何下手。后来通过广泛查阅相

关资料还有和同组同学的讨论，总算找到了方向。

刚开始时，我们想采取用单片机来实现此次设计。后来邓秋霞老师的合理建议下，我们放弃了方案，从新设计本方案。在这次数字电子技术课程设计中，涉及到了模电的部分内容和数电的大部分内容。一实践才知道，自己的知识掌握的并不牢固，知识很粗浅的一部分。通过这次课程设计实践巩固了学过的知识并能够较好的利用，对自己是一次很好的实践锻炼机会。

课程设计实践不单是将所学的知识应用于实际，在设计的过程中，只拥有理论知识是不够的。逻辑思维、电路设计的步骤和方法、考虑问题的思路和角度等也是很重要，需要我们着重锻炼的能力。同时也让我清楚地认识了团队的重要性，一个人的思路毕竟有限，只有将大家的思路结合起来，才能设计出好东西。当然也锻炼了我们的沟通能力。

最后我觉得我自己除了在数电知识方面的收获外，还学到了很多，比学习了仿真软件，提高了软件的自学能力。并且在查阅资料时能够较有效率的得到自己想要的信息。而这些不是能从书本上得到的，是靠在实践中逐渐积累的。 参考书目：

①、阎石主编.数字电子技术基础.第四版.高等教育出版社出版社.1999 ②、林涛主编.数字电子技术基础.清华大学出版社.2006 ③、蔡忠法主编.电子技术实验与课程设计.浙江大学出版社.2003 ④、林涛主编.模拟电子技术基础.重庆大学出版社.2004

⑤、康光华主编.电子技术基础.数字部分.第四版.高等教育出版社.2000

⑥、梁宗善.新型集成电路的引用——电子技术基础课程设计.华中科技大学出版社 鸣谢：

首先要谢谢同组的成员王婷和赵文艳我们互相配合，完成我们人生的第一次课程设计。同时要感谢邓秋霞老师对此次设计的指导。其次要感谢吴诚斌同学对我一些设计部分的帮助。最后谢谢学校和老师对我的悉心教育。 附录

74LS48引脚图及功能表

74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中。

74ls48引脚图如下：

功能表

74LS374锁存

74LS374的输出端O0~O7可直接与总线相连。当三态允许控制端OE为低电平时，O0~O7

为正常逻辑状态，可用来驱动负载或总线。当OE为高电平时，O0~O7为高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。在时钟端CP脉冲上升沿的作用下，O随数据D而变。由于CP端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善。

引出端符号：D0~D7 数据输入端

OE 三态允许控制端（低电平有效） CP 时钟输入端 O0~O7 输出端 管脚图：