翻译CC1101中文数据手册 - 图文

CC1101

使用 26MHz 晶振醉倒的信道间隔为 405kHz。想要获得 1MHz 信道间隔，一个方法是使 用 333kHz 信道间隔并在 CHANNR.CHAN 中每个三个信道选择。

首选的 IF 频率通过设置 FSCTRL1.FREQ_IF 寄存器。IF 频率由下面给出：

注 意 ： SmartRF? Studio 根 据 信 道 间 隔 和 信 道 滤 波 带 宽 自 动 计 算 最 合 适 的

FSCTRL1.FREQ_IF 寄存器设定值。

当频率合成器运行的时候任何频率设置寄存器改变，合成器可能会给出一个不想要的响 应。因此，必须当无线处于 IDLE 状态时更新频率设置。

22 VCO

VCO 完全是片上的。

22.1 VCO 和 PLL 自校准

VCO 的特性随着温度和供电电压的变化而改变，和预置工作频率一样。为了保证可靠

运行，CC1101 包含了频率合成器自校准电路。校准必须是有规律的，必须执行在上电之后

和使用一个新的频率（或信道）之前。完成 PLL 校准所需要的 XOSC 周期的数量见 52 页表 31。

校准可以手动或自动开始。合成器在每一次启动或者关闭时可以自动被校准。这由寄存

器来配置。在手动模式，当在 IDLE 模式使用 SCAL 命令时校准开始。

注意：在 SLEEP 模式校准值将被保持，因此从 SLEEP 模式唤醒之后仍然有效，直到供 电电压或者温度发生改变。

为了检测 PLL 被锁定，用户可以配置寄存器 IOCFGx.GDOx_CFG=0x0A，使用锁定检测 器输出激活在 GDOx 引脚使 MCU 产生中断。在 GDOx 引脚上一个正的传送意味着 PLL 被 锁定。第二种选择是读寄存器 FSCAL1。如果寄存器中的内容不同于 0x3F 说明 PLL 被锁定。

更多的操作，源代码可以包含一个检测，如果第一次 PLL 没有锁定那么重新校准 PLL 直到锁定完成。

23 电压调整器

CC1101 包含几个片上线性稳压器来产生低功耗模式所需要的电压。这些电压调整器用 户是看不到的，可以作为不同模式的主要部分看待。用户必须保证不超过表 1 和表 16 的绝 对最大值和所需要的引脚电压。

通过设置 CSn 为低，数字核的电压调整器打开，晶振启动。SPI 接口的 SO 引脚必须在 SCLK 的第一个正边沿被拉低（启动时间见表 19）。

如果芯片被编程进入 power-down 模式（执行 SPWD 命令），在 CSn 拉高后电源将关闭。

SWRS061D

Page 30 of 42

CC1101

当 CSn 被拉低，电源和晶振将再一次打开。

数字核的电压调整器需要一个外部的退藕电容。 电压调整器的输出只能用来驱动 CC1101。

24 输出功率编程

设备的 RF 输出功率等级有两个可编程的级别，见图 27。专用寄存器 PATABLE 可以提

出 8 个用户选择的输出功率设置。3 位 FREND0.PA_POWER 值选择 PATABLE 进入使用。 这两个级别的功能可灵活的用在 PA 的功率在传送启动的时候 ramp up 和 ramp down，像 ASK 模式修整一样。PATABLE 中的所有 PA 功率配置从 index0 一直到 FREND0.PA_POWER 值被使用。

数据包开始和结束时的功率斜率可以通过设定 FREND0.PA_POWER=0 来关闭，接下来 编程预期的输出功率到 PATABLE 中的 index 0。

如果使用 OOK 调制，逻辑 0 和逻辑 1 的功率等级必须分别编程到 index0 和 index1。 表 33 包含了不同输出等级的 PATABLE 推荐值和频率带宽。DN013 给出了不同频率带

宽的完整表格。不推荐使用 0x61 到 0x6F 的 PA 设定。表 34 包含了默认 PATABLE 设置（0xC6） 的输出功率和电流消耗。

PATABLE 的详细说明见 32 页的 Section10.6。如果想写入到 PATABLE[0]之外的其他入 口必须使用突发访问模式。

注意：当进入 SLEEP 状态时除了第一个字节（index0）PATABLE 中的内容全部丢失。

25 修整和 PA 斜率

ASK 调制，上传 8 个功率设置用来修整。该模式包含一个计数器，当传送 1 时增加二档 传 送 0 时 减 少 。 计 数 器 在 等 于 8 次 信 号 速 率 的 速 率 下 计 数 。 计 数 器 饱 和 在

SWRS061D

Page 31 of 42

CC1101

FREND0.PA_POWER 和 0。

计数值作为查看功率表的索引。因此，当 ASK 模式激活时为了使用 整个功率表，

FREND0.PA_POWER=7。ASK 信号的修整依赖于 PATABLE 的配置。图 28 显示了一些 ASK 修整的例子。

26 基本用途/测试输出控制引脚

三个数字输出引脚 GDO0、GDO1 和 GDO2 为普通控制引脚，由 IOCFG0.GDO0_CFG， IOCFG1.GDO1_CFG 和 IOCFG2.GDO2_CFG 分别配置。表 35 显示了可以在 GDO 引脚上监 视的不同信号。这些信号可以作为 MCU 的输入信号。

GDO1 在 SPI 接口中作为 SO 引脚，因此在这个引脚上的输出配置只有在 CSn 为高时有效。

GDO1 的默认值是 3 态，这对于 SPI 接口与其他设备共用时非常有用的。

GDO0 的默认值是输出 135-141kHz 时钟（XOSC 频率 192 分频）。XOSC 在上电复位以 后打开，可以为 MCU 提高时钟，在系统内置包含一个晶振。当 MCU 上电并且运行，可以 通过写 IOCFG0.GDO0_CFG 来改变时钟频率。

SWRS061D

Page 32 of 42