基于射频识别技术的门禁系统的设计（终极版）

高校教师硕士学位论文 3. 7 数据存储的硬件设计

读卡器在网络上具有一定的独立性，平时读卡器独立工作，将刷卡记录存入读卡器的存储器中，PC管理机每隔一定时间轮询各读卡器，向读卡器发出请求，这时候读卡器才将所存的数据一次性传送给PC机。PC机轮询读卡器的时间间隔越长要求读卡器的存储器容量越大，单位管理的人员越多，平均单位刷卡次数越多要求存储器越大。存储器有并行存储器和串行存储器之分，并行存储器存储容量大，数据传送速度快，但芯片体积大、管脚多，需要占用CPU大量的I/O脚，外部扩展复杂。串行存储器体积小，与CPU接口简单，一般只要占用CPU的2-3根I/O口线。我们选用串行存储器。串行E2PROM存储器典型的有美国ATMEI公司AT24CXX系列及AT93CXX系列，其他公司，如Microchip、国家半导体公司等都有这些系列的E2PROM产品。现在AT24CXX系列用得较多，有AT24COlA/02/04/08/16,它们的存储容量分别是1024/2048/4096/8192/16384位，用在低电压、低功耗产品设计。有多种电压级别，包括5V,2.7V,2.5V,1.8V等4种。 但存储容量太小，用于存放系统参数比较适合。我们选用AT24C64，它与更高容量的存储器（如AT24C128/256）兼容，更换方便。AT24C64是2线制串行E2PROM存储器，支持I2C总线数据传输协议，8KB存储容量，只用两根线与CPU构成串行接口。AT24C64与CPU的接口电路见图3. 15。

图 3.15 AT24C64与CPU的接口电路

AT24C64与CPU连接的2根线是：

1 SCL接 CPU的P2.1， 同步时钟输入 ○

2SDA接 CPU的P2.2， 串行数据输入输出。这两根线必须接上拉电阻。 ○

AT24C64另外几根线

3 WP接地，写保护脚，WP=0芯片允许读写操作。 ○

4 A0, A1,A2接地，芯片地址引脚，都要接固定电平。 ○

35

基于射频识别技术的门禁系统的设计 3. 7. 1 数据存储器的接口

存储器AT24C64为8引脚DIP封装，管脚的含义：

(1) A0到A2是地址输入线，为硬连线，通过这个地址CPU最多可寻址8个AT24C64 , 8 个芯片都有固定的地址，分别对应A0,A l,A 2为000到111，我们用A0A1A2=000。

(2) SDA是双向串行数据/地址脚，用于数据的发送和接收，SDA是一个开漏输出管脚 ，可与其它开漏输出或集电极开路输出进行线或（wire-OR）。

(3) SCL是串行时钟输入线，用于产生串行数据发送或接收的时钟。 (4) WP是写保护线，接到VCC为存储器写保护，接地为允许读写操作。

3. 7. 2 I2C总线协议

I2C（Intel-Integrated Circuit）总线是荷兰Philips公司于八十年代初推出的一种芯片间串行总线扩展技术。它用两根线（数据线SDA、时钟线SCL）可以完成总线上主机与器件的全双工同步数据传送。每一个时钟脉冲传输一位数据，在标准模式下可达100kbit/s,高速模式下可达400kbit/s [37][38][39] 。 (1)SDA和SCL两线都是高电平定义为总线空闲状态。 (2)只有在总线空闲时才允许启动数据传送。

(3) 在数据传送过程中，SCL为高，SDA状态必须保持稳定：SCL为低才允许SDA状态变化 。

(4)SCL为高时SDA的任何电平变化将被看作总线的起始或停止信号。SCL保持高电平期间 ,SDA出 现由高到低的跳变作为I2C总线的起始信号，出现山低到高的跳变作为I2C总线的停止信号。起停信号由主器件发出。

(5)串行数据首先传送最高位，每传送一个字节后必须跟一个应答位。低电平为应 答信号，高电平为非应答信号。

(6)接收器输出应答信号时，发送器必须释放数据线（SDA为高）芯片接收到停止信号后置于低功耗的备用方式（StandbyMode），起始/停止时序见图3. 16。

SDASCLSTART图3.16 数据传输起始/停止时序

36

STOP

高校教师硕士学位论文 3.8实时时钟的硬件设计

刷卡时要记录刷卡的时间，可以用单片机的定时器实现，这叫软件时钟。它有一定的局限性，设置时间间隔不当、CPU掉电等都会影响时钟的正常运行。用外接实时时钟芯片的办法，不仅能为系统提供一个准确可靠的时钟，而且节省CPU的资源，用备用电池供电能保证在CPU掉电时也不影响它的正常运行，这叫硬件时钟。在联网的情况下，为了保证刷卡的时间与PC机上的时钟一致，PC机会每隔一定时间校核单片机内的时间。校核办法是由PC机将时间数据通过串口传送给单片机，单片机将该时间写入时钟芯片的内部时钟单元，以新的时钟为准计时。硬件实时时钟根据数据传送方式分为两种，一种是并行接口方式的，如DS12887, DS1387。并行接口方式数据传送快，但管脚多，与CPU的接口连线多，而且体积大。另一种是串行接口方式的，如DS1302, Philips公司的PCF8583等。这种芯片通常为8脚DIP封装，占用空间小，连线简单，一般只需占用CPU的2-3条I/O口线。我们采用体积小、接口简单的串行实时时钟DS1302芯片作硬件时钟。DS1302是美国DALLAS公司推出的低功耗串行通信接口专用芯片，采用3线串行方式与单片机通信。片内有31字节的静态RAM，日历时钟可自动进行闰年补偿。时钟的运行可采用24h或带AM（上午）和PM （下午）的12h格式。数据可按单字节方式或多字节突发方式传送。DS1302是DS1202的升级产品，除保持DS 1202的实时时钟功能外，增加了双电源管脚。

3. 8. 1 实时时钟的接口

DS1302时钟芯片为8引脚DIP封装，引脚及与单片机的接口方式见图3. 17。管脚的含义 [35][36] ：

图3 . 17 实时时钟的接口电路设计

37

基于射频识别技术的门禁系统的设计 (1)X1, X2外接32768Hz的石英晶振；

(2) Vcc1,Vcc2是电源引脚，单电源供电时接Vcc1脚，双电源供电时主电源接Vcc2，备份电源接Vcc1, (3)SCLK是串行时钟输入线；

(4)I/O是双向串行数据传送线，串行数据在时钟SCLK的上升沿输入； (5) RST为串行通信允许信号，RST=1允许通信，RST=0禁止通信。 它与AT89C52的连接见图3. 14 [34] ,DS1302与AT89C52连接的3根线是：

(1) SCLK接CPU的P1.4， 同步时钟输入； (2) RST接CPU的P1.5，通信允许信号； (3) IO接 CPU的P1.4，串行数据输入输出。 DS1302其它管脚的连接：

(1) X1，X2接32768Hz的石英晶振

(2) Vccl接3.6V，60mAh备用理电池，为时钟的不间断运行提供电源。

3. 8. 2 时钟数据传输的控制

每个数据传输都是以先送命令字节开始，随后才是数据。命令字节又叫地址命令字节，其中包含要访问的地址及访问控制方式。格式如下： D7 D6 1 D5 D4 D3 D2 D1 D0 DRAM/CK A4 A3 A2 A1 A0 R/W 最高位必须是逻辑1，如果是0，则DS1302不允许写。D6位为逻辑0是操作时钟，逻辑1是内部RAM操作。D1到D5指出要操作的寄存器地址。D0是读/写操作控制，逻辑0是写，逻辑1是读。命令字节本身总是输入，低位D0在前 [1] 。

3. 8. 3 时钟数据传送方式

DS1302有单字节传送方式和多字节传送方式。在RST=1期间（RST必须为1数据传送才有效），先送命令，紧接着发送一个字节的数据。DS1302在接收到命令后自动将数据写入指定的内部地址或从该地址读取数据。“二数据在SCLK的上升沿有效，读数据是在SCLK的下降沿有效。如果有额外的SCLK，会重新发送数据字节。多字节突发（burst）方式传送与单字节传送方式相似，在命令字节后，是多个字节的数据。但命令字节中的地址A0-A4必须全为1。在RST=1期间，DS1302接收到命令后，接着进行8个字节时钟或31个字节内部RAM数据的读写操作。时钟操作时，A0-A4表示的时钟寄存器地址中，00H-06H分别对应存放秒、分、时、日、月、星期、和年信息的寄存器，07H为写保护控制寄存器，08H为电池充电控制寄存器。时钟数据以BCD码格式存放在00H-06H这7个寄存器中 [1][2] 。

38