基于quartusII的数字逻辑实验报告

图5

第1行的E:/数字逻辑/作业/100511217/ 表示工程所在的工作库文件夹，第2行表示该工程的工程名，此工程名可以取任何其他的名，也可以用顶层文件实体名作为工程名；第3行是当前工程顶层文件的实体名（此处输入的顶层文件实体名与之后的设计文件实体名相同，默认的顶层文件名与工程名相同），此处即为counter_100。 （2） 加入设计文件

单击Next按钮，在弹出的对话框中单击File栏中的“?”，将于工程相关的所有文件加入工程中，单击Add按钮进入此工程，即可得如图6所示的情况。

图6 添加设计文件

（3） 选择目标芯片（用户必须选择与开发板相应的FPGA器件型号）：

这时弹出选择目标芯片的窗口，首先在Family栏选择目标芯片系列，在此选择Cylone系列，如图7所示。再次单击Next按钮，选择此系列的具体芯片EP1C6Q240C8，这里EP1C6表示Cylone系列及此器件的规模，Q表示PQFP封装，C8表示速度级别。

图7 选择目标芯片

（4）选择仿EDA工具：设计中可能用到的EDA工具有时序分析工具、仿真工具和综合工具。单击图7中Next按钮，可从弹出的窗口中选择EDA工具类型，如果都选None，表示选QuartusII中自带的EDA工具。

（5）单击Next按钮后进入下一步。弹出“工程设置统计”窗口，如图8所示。

图8 工程设计统计

（6）结束设置。

最后单击Finish按钮，即表示已设定好此工程，并出现counter_100的工程管理窗口（亦称Compilation Hierarchies窗口），该窗口主要显示该项目的层次结构和各层次的实体名，如图9所示。完成设置后可以看到窗口左上角显示所设工程路径的变化。

QuartusII将工程信息文件存储在工程配置文件（.qsf）中。它包括设计文件、波形文件、SignalTapII文件、内存初始化文件，以及构成工程的编译器、仿真器的软件构件设置等有关QuartusII工程的所有信息。

图9

Step5.编译综合

QuartusII默认把所有编译结果放在工程根目录中，为了让QuartusII像Visual Studio等IDE一样把编译结果放在一个单独的目录中，需要指定编译结果的输出路径。单击菜单项Assignment→settings，选中Compilation processSetting 选项卡，勾选右边的Save Project output files inspecified directory，输入路径（release or debug），如下图：

QuarterII编译器是由一系列处理模块构成，这些模块负责对设计项目检错，逻辑综合、结构综合、输出结果的编辑配置，以及时序分析。

单击菜单选项Processing→Start→Start Analysis&Synthesis执行分析与综合项目检错(或Ctrl+K)，如果仅仅需要检测语法，那么执行Analysis&Elaboration（分析与解析），但这一步生成的数据并不对应FPGA器件的物理结构，生成的网表中节点的名称也不与FPGA器件的Cell名称对应。更多情况下直接执行Start Analysis&Synthesis。执行分析与综合后，生成的数据库对应FPGA器件的物理结构，映射后的数据库包含FPGA底层Cell的位置信息和Cell的时序信息。

上面所有工作做好后，执行QuartusII主窗口的Processing菜单的Star Compilation 选项，启动全程编译。编译好后的工程管理窗口如图10所示。

图10

编译过程中应注意工程管理窗下方的Processing栏中的编译信息。如果编译有错，启动编译后下方Processing栏会显示出来，可双击错误提示，即弹出对应用深色标记的相关错误位置，再次编译直至排除所有错误。在图10中单击Report可得到如图11所示的界面，此界面左上角是工程管理窗口，单击其中各项可了解编译和分析结果。如单击Flow Summary，将在右栏显示此工程的硬件耗用报告：Timing Analyzer 项，则能看到当前工程所有相关时序特性的报告。