远程自动抄表系统下位机的设计与实现 - 图文

北京交通大学海滨学院毕业设计

3 系统硬件设计

根据设计要求以及系统所需要实现的功能，在设计系统时可以分成以下几个部分：数据采集模块?A/D转换模块?单片机控制模块?LCD显示模块及GPRS通信模块。系统硬件的结构框图如下所示：

图3-1 系统硬件结构框图

通信模块 数据显示模块 西门子MC52i 带有中文字库的LCD1601 单片机AT89C52 单片机 控制模块 A/D转换器 ADC0808 A/D 转换 模块 流量传感器 数据采集 11

北京交通大学海滨学院毕业设计

3.1 基于AT89C52的主控电路

3.1.1 AT89C52芯片介绍

AT89C52是一个低功耗、低电压、高性能的CMOS 8位单片机，片内含8k Bytes ISP（In-system programmable）的可反复擦写至少1000次的Flash只读程序存储器（ROM），和256 bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统及80C51引脚结构, 芯片内集成了通用8位中央处理器和ISP Flash存储单元，功能强大的微型计算机的AT89C52可为许多嵌入式控制应用系统提供高性价比的解决方案。而且运转高速，低功耗，下载方便，价格便宜。因此，该系统选用AT89C52单片机。AT89C52功能如下表所示：

表3-1 AT89C52功能

AT89C52功能 兼容MCS-51指令系统 32个双向I/O口 3个16位可编程定时/计数器 全双工UART串行中断口线 2个外部中断源 中断唤醒省电模式 灵活的ISP字节和分页编程 兼容MCS-51指令系统

PDIP封装的引脚图如下图所示：

8k可反复擦写（>1000次）ISP Flash ROM 4.5-5.5V工作电压 时钟频率0-24MHz 256x8bit内部RAM 低功耗空闲和省电模式 3级加密位 双数据寄存器指针 8k可反复擦写（>1000次）ISP Flash ROM 12

北京交通大学海滨学院毕业设计

图3-2 AT89C52的PDIP封装的引脚图

引脚功能说明：

VCC/GND：电源引脚/接地引脚；

Part 0：P0是一个8位漏极开路型双向I/O端口，即地址/数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8个TTL逻辑门电路，对端口P0写“1”时，可作为高阻抗输入端用。在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8 位）和数据总线复用，在访问期间激活内部上拉电阻。在Flash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。

Part 1：P1是一个带有内部上拉电阻的8位双向I/0端口，输出时可驱动4个TTL。端口置1时，通过内部上拉电阻将端口拉到高电平，可作输入用；另外，P1.0?P1.1可以分别被用作定时器/计数器2的外部计数输入（P1.0/T2）和触发输入（P1.1/T2EX）；对内部Flash程序存储器编程时，接收低8位地址信息；

Part 2：P2是一个带有内部上拉电阻的8位双向I/0端口，输出时可驱动4个TTL。端口置1时，通过内部上拉电阻将端口拉到高电平，作输入用。P2口在存取外部存储器时，可作为高位地址输出，内部Flash程序存储器编程时，接收高8位地址和控制信息。

Part 3：P3是一个带有内部上拉电阻的8位双向I/0端口，输出时可驱动4个

13

北京交通大学海滨学院毕业设计

TTL。端口置1时，通过内部上拉8 电阻将端口拉到高电平，作输入用。

P3引脚功能复用见下表：

表3-2 P3引脚功能复用 引脚 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 功能 串行通讯输入（RXD） 串行通讯输出（TXD） 外部中断0（ INT0） 外部中断1（INT1） 定时器0输入（T0） 定时器1输入（T1） 外部数据存储器写选通WR 外部数据存储器读选通RD RST：在振荡器运行时，有24个振荡周期（两个机器周期）以上的高电平出现在此管脚时，将使单片机复位。只要这个管脚保持高电平，51芯片便循环复位。复位后I/O口P0—P3均置1，管脚表现为高电平，程序计数器和特殊功能寄存器SFR全部清零。当复位脚由高电平变为低电平时，芯片为ROM的00H处开始运行程序；

XTAL1?XTAL2 ：XTAL1是片内振荡器的反相放大器输入端，XTAL2则是输出端，使用外部振荡器时，外部振荡信号应直接加到XTAL1，而XTAL2悬空。内部方式时，时钟发生器对振荡脉冲二分频，如晶振为12MHz，时钟频率就为6MHz。晶振的频率可以在1MHz至24MHz内选择，电容取30PF左右。

ALE/PROG：当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8 位字节。一般情况下，ALE 仍以时钟振荡频率的1/6 输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ALE 脉冲。对Flash存储器编程期间，该引脚还用于输入编程脉冲（PROG）。如有必要，可通过对特殊功能寄存器（SFR）区中的8EH 单元的D0 位置位，可禁止ALE 操作。

访问外部存储器时，ALE（地址锁存允许）的输出用于锁存地址的低位字节，即使不访问外部存储器，ALE端仍以不变的频率输出脉冲信号（此频率是振荡器频率的1/6），在访问外部数据存储器时，出现一个ALE脉冲；

14