基于FPGA的四路抢答器设计

桂林电子科技大学 基于FPGA的四路抢答器设计

3.2.3 计时模块

此模块输入有时钟信号clk，抢答开始计时信号start_begin，加减分开始计时信号score_begin，复位信号clr，输出信号有抢答结束计时信号start_end，加减分结束计时信号score_end，以及8个LED灯显示控制led_8信号。该模块生成图如下：

图五、计时模块框图

此模块主要实现当主控模块发来抢答开始计时信号后开始抢答计时，计时时间为8秒，并用8个LED灯进行显示，每次计时时间减少1秒，则一个LED灯熄灭，从右到左，直到8个LED全部熄灭，计时结束返回抢答结束计时信号；当主控模块发来加减分开始计时信号后开始加减分计时，计时时间为5秒，并用5个LED灯进行显示，每次计时减少1秒，则一个LED灯熄灭，从左到右来区别抢答计时的LED灯提示方式，直到5个LED全部熄灭，计时结束返回加减分结束计时信号。不管在计时过程中还是不计时状态，如果有收到主控模块发来的clr信号，则所有计时停止，重置所有状态。

计时所使用的方式仍然是通过计数实现，部分程序如下：

if(cnt <32'd20000000 )

cnt=cnt+32'd1;

else

begin cnt=32'd0;

led_8=8'b11111111<

3.2.4 BCD显示模块

此模块输入信号有时钟信号clk，复位信号clr，抢答组积分信号[4:0] score_value，抢

第 13 页 共 21 页

桂林电子科技大学 基于FPGA的四路抢答器设计

答组组号[3:0] score_num；输出信号有组号显示控制信号[7:0] score_disp，积分个位显示控制信号[3:0] addr_l，积分十位显示控制信号[3:0] addr_h。此模块框图如下图：

图六、BCD显示模块框图

此模块实现从主控模块抢答组的信息并进行显示，使用一个BCD显示抢答组的组号，而抢答组积分有两位，所以进行相应处理，取得积分的个位和十位，并使用2个BCD显示其积分。当收到主控模块发来的clr信号后，3个BCD显示重置为未显示状态。

由于设计开发板上积分显示所使用的2个BCD有编码芯片，所以可以直接输出值进行显示，而组号显示所使用的BCD是直接8段控制，需要进行编码操作，其部分程序如下：

case(score_num) 4'd1:

score_disp=8'b00000110; 4'd2:

score_disp=8'b01011011; 4'd3:

score_disp=8'b01001111; 4'd4:

score_disp=8'b01100110; default: ; endcase

3.3 顶层模块连线及开发板硬件配置

此次设计顶层模块不是通过程序例化的方式添加子模块，而是使用电路图连线的方式，将每个模块编译成功后生成的器件图导入到顶层模块中，并使用连线直接将各模块直接连接，并设置整个顶层总模块的输入和输出，其具体连线图如下：

第 14 页 共 21 页

桂林电子科技大学 基于FPGA的四路抢答器设计

图七、顶层模块连线图

第 15 页 共 21 页

桂林电子科技大学 基于FPGA的四路抢答器设计

此次设计中进行实物验证的FPGA开发板所使用芯片型号为CycloneII系列中EP2C5T144，此次设计中主要用到了开发板上的8个按键，8个LED灯以及3个BCD数码管，相应硬件引脚对应名称如下表：

引脚名 FPGA引脚相应功能 号 Clk P17 给FPGA提供20Mhz时钟信号 K1 P57 抢答开始按键 K2 P58 加分操作按键 K3 P59 减分操作按键 K4 P60 抢答复位按键 K5 P63 一号抢答按键 K6 P64 二号抢答按键 K7 P65 三号抢答按键 K8 P67 四号抢答按键 LED8 P9 LED计时显示1 LED7 P8 LED计时显示2 LED6 P7 LED计时显示3 LED5 P4 LED计时显示4 LED4 P3 LED计时显示5 LED3 P144 LED计时显示6 LED2 P143 LED计时显示7 LED1 P142 LED计时显示8 LEDA-d0 P27 积分个位BCD数码管d0 LEDA-d1 P43 积分个位BCD数码管d1 LEDA-d2 P42 积分个位BCD数码管d2 LEDA-d3 P41 积分个位BCD数码管d3 LEDB-d0 P40 积分十位BCD数码管d0 LEDB-d1 P32 积分十位BCD数码管d1 LEDB-d2 P31 积分十位BCD数码管d2 LEDB-d3 P30 积分十位BCD数码管d3 LEDC-a P55 组号BCD数码管a段 LEDC-b P53 组号BCD数码管b段 LEDC-c P52 组号BCD数码管c段 LEDC-d P51 组号BCD数码管d段 LEDC-e P48 组号BCD数码管e段 LEDC-f P47 组号BCD数码管f段 LEDC-g P45 组号BCD数码管g段 LEDC-p P44 组号BCD数码管p段 表一、FPGA开发板对应管脚号及功能表 此次设计中clk信号未外接时钟，而直接由开发板上的20M晶振提供。按键部分电路

第 16 页 共 21 页