三输入与非门版图设计

总 结

通过对典型的模拟电路的设计和IC集成电路的原理图和版图的绘制及仿真，对模拟电路的工作原理有了进一步的了解。再借助tanner软件模拟电路的原理图绘制及其版图生成，熟悉了tanner在此方面的应用，以增强计算机辅助电路模拟与设计的信心。 通过两个教学周的设计，综合运用所学的知识完成了设计任务。在版图设计的过程中，生成的版图网表无法显示输出的波形，后经老师指点，使我认识到是设置里边的两个选项忘记勾选，最后版图设计任务才得以完成。 通过两个教学周的设计，使我认识到细心的重要性，以及对待知识的严谨性。在对待科学知识的时候，我们始终要怀着一颗严谨和敬畏的心态，一丝不苟的循序渐进，不可急于求成。同时感谢指导老师张爽对我的悉心教导，是我在学习的道路上少走弯路。

在本次的课设中在出错和改错的过程中，激起我对版图设计较强的兴趣，在实际运用中结合理论知识才能更好的融会贯通，更好的掌握和理解知识。所以经过这次课程设计，让我对版图这门学科的理论知识和实际应用的软件使用方面有更深的认识，增强自己的综合能力。

8

参考文献

[1]陆瑞强编著.Tanner Pro集成电路设计与布局实战指导.北京：科学出版社,2007.

[2]王志功，窦建华等译.CMOS集成电路--分析与设计.北京：电子工业出版社（第三版）,2004.10.

[3]R.Jacob Baker,Harry W Li, David E.Boyce著，陈中建主译.CMOS电路设计—布局与仿真.北京：机械工业出版社,2006.1.

9

附录一：电路原理图网表

* SPICE netlist written by S-Edit Win32 7.03 * Written on Jun 10, 2015 at 07:17:28 * Waveform probing commands .probe

.options probefilename=\+ probesdbfile=\+ probetopmodule=\

.include C:\\Tanner\\TSpice70\\models\\ml2_125.md * Main circuit: Module0

M1 N1 B N7 Gnd NMOS L=3u W=11u AD=66p PD=24u AS=66p PS=24u M2 N7 C Gnd Gnd NMOS L=3u W=11u AD=66p PD=24u AS=66p PS=24u M3 Y A N1 Gnd NMOS L=3u W=11u AD=66p PD=24u AS=66p PS=24u M4 Y C Vdd Vdd PMOS L=3u W=11u AD=66p PD=24u AS=66p PS=24u M5 Y B Vdd Vdd PMOS L=3u W=11u AD=66p PD=24u AS=66p PS=24u M6 Y A Vdd Vdd PMOS L=3u W=11u AD=66p PD=24u AS=66p PS=24u .include \.print tran v(A) v(B) v(C) v(Y) .tran/op 1n 400n method=bdf vvdd Vdd Gnd 5

Va A Gnd PULSE (0 5 50n 1n 1n 50n 100n) Vb B Gnd PULSE (0 5 30n 1n 1n 50n 100n) Vc C Gnd PULSE (0 5 20n 1n 1n 50n 100n) * End of main circuit: Module0

10

附录二：版图网表

* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;

* TDB File: C:\\Tanner\\LEdit90\\Samples\\SPR\\example1\\Nand.tdb * Cell: Cell0

Version 1.06

* Extract Definition File: lights.ext * Extract Date and Time: 06/10/2015 - 06:57 .include C:\\Tanner\\TSpice70\\models\\ml2_125.md * * * *

*

* *

* * * * *

*

*

* Warning: Layers with Zero Resistance. *

* * * * NODE NAME ALIASES * 1 = Gnd (7,-29)

11