定点原码一位乘法器的设计

沈阳航空工业学院课程设计报告 第2章 详细设计方案

接高电平，并将输入波形作为器脉冲源，当地一个上升沿到时，其输出端变成高电平，并不在变化，而本电路中要得到相反的结果，可在其输出端加非门来实现，但要通过CLK和S产生CLKX波形，通过比较CLKX和CLK波形可以发现，CLKX刚好是CLK两倍波形，所以可把S取反之后加到一个D触发器的输入端，然后将S作为其脉冲源即可，具体电路如下图：

图 2.11 波形发生器电路图

对计数器部分可直接用书上的计数器，如图2.12所示，其以S脉冲作为脉冲源，3个JK触发器最大可接成8进制计数器，但在本电路中只需4进制计数器即可，即当S走到第5个脉冲时进位输出为1并保持不变，所以当三个输出端输出数据为101是进位输出为1，这可通过一个三输入的与门实现，其中一个输入端为低电平输入，为了保存进位输出可将其进位输出端作为一个D触发器的脉冲，D输入端接高电平，一旦进位输出为1D触发器被触发并输出1，具体电路如图2.12所示。

-11-

沈阳航空工业学院课程设计报告 第2章 详细设计方案

图 2.12 计数器电路图

（2） 功能仿真

图 2.13 波形发生器波形仿真

图 2.14 计数器波形仿真

从上面的两个波形可以看出，在波形发生器部分，输入CLK和S，输出四个波形：BUFENJIS(部分积Ｓ端脉冲)，ＳＸ（乘数Ｓ端的脉冲），ＢＵＦＥＮＪＩＣＬＫ（部分积CLK脉冲），CLKX（乘数CLK脉冲）；在计数器部分当第五个上升沿到来时候其进位输出为一，并不在变化，电路设计成功。

-12-

沈阳航空工业学院课程设计报告 第2章 详细设计方案

2.2.5 加法器及其他模块的设计与实现

采用两个原有的XCV200可编程逻辑芯片加法器件ADD4实现电路中的加法，由于要求是４位数据，加上两个符号位共６为数据，所以第二片４位加法器芯片的两个高位分别接地，输出端也只取其低两位。 （1）加法器芯片外观及其内部电路

图 2.15 加法器芯片外观

-13-

沈阳航空工业学院课程设计报告 第2章 详细设计方案

图 2.16 加法器内部电路图

（2）功能仿真

图 2.17 加法器仿真

-14-