SRAM控制器的设计与验证

#5

begin //写第一组 @(posedge clk_i)

addr_sram_o <= 20'h00001; //上层读写ASSRAM的地址

wdata_sram_o <= 32'hffff_ffff; //上层写ASSRAM操作数据

we_sram_o <= 1'b1; //上层写ASSRAM操作使能信号

wsop_sram_o <= 1'b1; //上层写操作开始信号

weop_sram_o <= 1'b0; //上层写操作结束信号 rd_sram_o <= 1'b0; //上层读ASSRAM操作使能信号 rsop_sram_o <= 1'b0; //上层读操作开始信号

reop_sram_o <= 1'b0; //上层读操作结束信号 {assram_data1_o,assram_data0_o}<=32'b0; //wdata_mem[1]; end

begin //写第一组 @(posedge clk_i)

addr_sram_o <= 20'h00001; //上层读写ASSRAM的地址

wdata_sram_o <= 32'hffff_ffff; //上层写ASSRAM操作数据

we_sram_o <= 1'b0; //上层写ASSRAM操作使能信号

wsop_sram_o <= 1'b0; //上层写操作开始信号 weop_sram_o <= 1'b0; //上层写操作结束信号

rd_sram_o <= 1'b0; //上层读ASSRAM操作使能信号

rsop_sram_o <= 1'b0; //上层读操作开始信号

reop_sram_o <= 1'b0; //上层读操作结束信号

{assram_data1_o,assram_data0_o}<=32'b0; //wdata_mem[1]; end

begin //写第二组 @(posedge clk_i)

addr_sram_o <= 20'h00002; //上层读写ASSRAM的地址

wdata_sram_o <= 32'h0000_0000; //上层写ASSRAM操作数据 we_sram_o <= 1'b1; //上层写ASSRAM操作使能信号 wsop_sram_o <= 1'b0; //上层写操作开始信号

weop_sram_o <= 1'b0; //上层写操作结束信号

39

rd_sram_o <= 1'b0; //上层读ASSRAM操作使能信号

rsop_sram_o <= 1'b0; //上层读操作开始信号

reop_sram_o <= 1'b0; //上层读操作结束信号

assram_datainout_en_o <= 1'b0; //INOUT 口为输入状态（ASSRAM 对 控制模块为 输入 写状态） {assram_data1_o,assram_data0_o} <= //wdata_mem[1]; end

begin //写第二组 @(posedge clk_i)

addr_sram_o <= 20'h00002; //上层读写ASSRAM的地址

wdata_sram_o <= 32'h0000_0000; //上层写ASSRAM操作数据

we_sram_o <= 1'b0; //上层写ASSRAM操作使能信号

wsop_sram_o <= 1'b0; //上层写操作开始信号

weop_sram_o <= 1'b0; //上层写操作结束信号

rd_sram_o <= 1'b0; //上层读ASSRAM操作使能信号

rsop_sram_o <= 1'b0; //上层读操作开始信号

reop_sram_o <= 1'b0; //上层读操作结束信号 {assram_data1_o,assram_data0_o} <= //wdata_mem[1];

end begin //写第三组 @(posedge clk_i)

addr_sram_o <= 20'h00003; //上层读写ASSRAM的地址

wdata_sram_o <= 32'haaaa_aaaa; //上层写ASSRAM操作数据

we_sram_o <= 1'b1; //上层写ASSRAM操作使能信号

wsop_sram_o <= 1'b0; //

40

32'b0; 32'b0;