ARM嵌入式系统毕业课程设计报告高速数据采集系统的设计 - 毕业课程设计报告

的能力，使其对于嘈杂的工业环境以及不要求高转换速率的应用有用（如热电偶输出的量化）。逐次逼近型模数转换器在 1 个时钟周期内只能完成 1 位转换。N位转换需要N个时钟周期，故这种模数转换器采样速率不高，输入带宽也较低。它的优点是原理简单，便于实现，不存在延迟问题，适用于中速率而分辨率要求较高的场合。并行比较式 AD 转换器原理直观，转换速度极快（最高1GHz的采样速率），常用于数字通信和高速数据采集领域。缺点是功耗大，制造成本高且易产生离散的、不确定的误码输出。∑-Δ模数转换器采样速率较低，但采样精度会做得很高，且成本低廉，一般限于对低频较窄的转换。

2.7nF+Cref484746454443IN424R1EFGNDAIN4039NCNCNCNCNDCIN123456789101112INCINBINGNDINA3837REFINA+5131415OGNDODV8/DSDOUTDVDDDSCLKG/ND910/DSYNCDATA0DATA1DATA2DATA3D7/RDC/SDINAGNDAVDDNCBYTESWAPOB/~2CNCNCSER/~PARD0D1D2/SCLK0D3/SCLK1AGND~CNVSTPDRESET~CS~RDDGNDBUSY282726253635nCAS03433nRESET32nGCS331nOE3029GPG3D15DATA15D14DATA14D13DATA13D12DATA1224AD7663+5+5D4/EXT/~INT

+1617D11/RDERROR18DATA819DATA920DATA1021DATA112223100nFD5/INVSYNCD6/INVSCLKDATA4DATA5DATA6DATA710μF 图3-5 模数转换接口电路

对于一般的工业采集系统在保证精度和速度的条件下，要尽量提高采样速度，以满足实时采集、实时处理和实时控制的要求。通常选择逐次逼近型或并行比较型AD转换器。AD转换器的性能参数主要有：转换精度，转换速率、输入量程以及转换误差等,根据这些参数本系统中选择开关电容结构的16位并行AD转换器AD7663。模数转换接口电路如图3-5所示。

AD7663的输入阻抗仅为3.41kΩ，若MAX308输出的信号直接输入AD7663进行AD转换时，会产生较大的增益误差。因此，必须用阻抗极低的信号源来驱动AD7663的输入端，这里选用了信号驱动放大器AD8021。

为了实现高速高精度数据采集与存储的同步，解决ADC和控制器之间速度匹配问题，保证采集数据的完整性，本系统设计了高速高精度的转换器AD7663和74H273作数据采集缓冲器的设计方案，使数据的采集和传输速率进行有效的匹配，实现了数据的实时采集。AD转换是数据采集的核心，它决定着系统数据采集的精度和速度，本设计采用的是AD7663模数转换器，AD7663是一款16位、250KSPS、低功耗、逐次逼近型模数转换器，采用5V单电源供电，并提供8位或16位并行口和一个串行口。AD7663具有分辨率高、采样速率高、功耗小等优点，在高速高精度的数据采集系统中得到了广泛的应用。

AD8021INOUTINAD7663+5VADR421Vout D[0-15] /CNVST BUSY /CS /RD RESETVinS3C44B0X DATA[0-15]nCAS0GPG3nGCS3nOEnRESET

图3-6模数转换接口电路

AD7663负责实现模数转换的功能，它支持串行和并行方式输出，在本设计中AD7663与S3C44B0X以16位并行总线的方式连接。S3C44B0X将总线设备分为8个BANK进行访问，AD7663挂在BANK3上，因此将BANK3的使能信号nGCS3接到AD7663的片选引脚CS上，复位信号nRESET接到AD7663的RESET，总线读信号nOE接AD7663的RD。此外，S3C44B0X通过两个IO（nCAS0连至CNVST，GPG3连至BUSY）来控制AD7663的AD转换过程。

3.3 存储模块设计

3.3.1 存储模块电路设计

传统的数据采集系统由于数据传输速率比较低，数据量比较小，一般可以完成实时分析和处理，所以存储问题并不突出，但高速高精度数据采集系统的数据传输速率很高并且数量很大，采集速度到达一定的限度就无法进行实时分析和处理，这是需要选择适当的存储方式就行存储。

高速高精度数据采集系统的存储要解决两方面的问题，一是存储器的低存储速度与AD转换器数据端口的高输出速率的匹配问题。二是存储器

的容量要大，其原因是高速数据采集会在很短时间内产生巨大的数据流，存储系统的容量应满足设计要求。解决AD转换器与存储器之间的速度匹配问题有两个：一是对高速AD的数据进行锁存，二是对数据进行高速存储。本设计采用的是对高速的数据进行锁存。选择的芯片是SST39VF160 Flash Rom。

SST39VF160是2MB的Flash芯片，芯片供电电压为2.7~3.6V，符合JEDEC标准输出引脚，可擦写100000个周期，数据保存能力达100年。擦除时间分别为：扇区擦除时间与块擦除时间都是18ms，片擦除时间70ms。利用翻转或数据采集来确定编程是否完成。芯片内部结构与电路图如3-8图所示。

Flash存储体X-解码器内存地址地址缓冲器与锁存器Y型解码器CE#OE#WE#RESETDQ15-DQ0控制逻辑I/O缓冲和数据锁存

图3-8 SST39VF1630芯片内部结构图

通过利用微处理器对SST39VF160进行写命令字节的形式来进行数据的读写操作。保持CE#信号低的同时拉低WE#信号写入命令字节，在WE#