简易数字频率计的设计

图6 计数、清零、锁存时序图

在电路中用一个与非门来实现（如图7中U21和U22所示）。将整形电路的输入信号与门控信号做与运算，以便输出矩形脉冲作为计数脉冲。当时基信号给U21和U22的信号为高电平1时，闸门开启，而门控信号为低电平0时，闸门关闭。

闸门电路组成图如图7所示：

图7 闸门电路的电路图

下图是闸门工作时，U1和U5的共同仿真波形状态。如图8所示，当闸门有

一个正脉冲，计数器开始工作，并统计U5的脉冲个数。当闸门收到一个负脉冲时，计数结束。

图8 U1和U5的仿真图

计数器电路

为了提高计数速度，可采用同步计数器。其特点是计数脉冲作为时钟信号同时接于各位触发器的时钟脉冲输入端，在每次时钟脉冲沿到来之前，根据当前计数器状态，利用逻辑控制电路，准备好适当的条件。当计数脉冲沿到来时，所有应翻转的触发器同时翻转，同时也使用所有应保持原状的触发器不该变状态。 本实验中采用十进制计数器74LS90N，它可以用于对脉冲进行计数。被测信号由闸门开通送入计数器，记录所测信号频率值传入译码显示电路中，显示器显示测得频率值；待闸门关闭，计数器停止工作；电路则继续工作进行下次循环，计数器清零，显示器数值消失，频率计完成一次测量。计数器的组成电路如图9所示。

图9 计数器的电路图

通过不同的连接方式，74LS90N可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助R9(1)、R9(2)将计数器置9。其具体功能详述如下：

(1)计数脉冲从INA输入，QA作为输出端，为二进制计数器。

(2)计数脉冲从INB输入，QDQCQB作为输出端，为异步五进制加法计数器。 (3)若将INB和QA相连，计数脉冲由INA输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。

(4)若将INA与QD相连，计数脉冲由INB输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。 (5)清零、置9功能。

74LS90的功能真值表如表1所示。

表1 74LS90的功能真值表

输 入 清 0 R0(1)、R0(2) 置 9 、R（ R（91）92）0 × 0 × × 0 1 1 × × ↓ 1 1 0 0 1 置 9 二进制计数 × 0 时 钟 INA、INB 输 出 QD QC QB QA 功 能 1 1 × × 0 0 0 0 清 0 0 × 0 × QA 输 出 × 0 × 0 1 ↓ ↓ QA QD ↓ 1 1 QDQCQB输出 QDQCQBQA输出8421BCD码 QAQDQCQB输出5421BCD码 不 变 五进制计数 十进制计数 十进制计数 保 持 74LS90的引脚图如图10所示：

图10 74LS90引脚图

锁存器电路

锁存器是构成各种时序电路的存储单元电路，其具有0和1两种稳定状态，一旦状态被确定，就能自行保持，锁存器是一种脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。

本次实验电路采用74LS273锁存器。其作用是将计数器在1s结束时所记得的数进行锁存，使显示器上能稳定地显示此时计数器的值。当1s计数结束时，通过逻辑电路产生信号送入锁存器，将此时计数的值送入译码显示器。

选用两个8位锁存器74LS273可以完成上计数功能。当时钟脉冲CP的正跳变来到时，锁存器的输入等于输入，即Q=D，从而将计数器的输出值送到锁存器的输出端正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态的Q不变。所以在计数期间内，计数器的输出不会送到译码显示器。