数字实验实验讲义 - 图文

称为锁存触发器。图6-3为Ｄ型锁存器，在时钟脉冲的电平有效期间，电平触发器均接收输入信号，输入信号改变，触发器的状态就要发生相应的改变。在时序电路中，各触发器的输入一般直接或通过逻辑门接于另一个触发器的输出或本身的输出，在时钟脉冲的作用下，触发器的输入信号必然发生变化。由于上述原因，电平触发器存在“空翻”现象。所谓“空翻”，就是在一个时钟脉冲作用下，触发器的状态发生了两次或两次以上的翻转。“空翻”会引起时序电路的逻辑错误或发生失控现象。所以，电平触发器仅用于数据的一次锁存，而不能由多个电平触发器级联成计数器或移位寄存器等。

这类触发器的型号有：T4375、T1116、T452、74LS75等。

2.主－从触发器

这种集成触发器电路结构形式较陈旧，但目前仍有使用。图6-4所示为一种常见的主－从结构的JK触发器电路。它是由一个时钟JK触发器（主触发器）和一个时钟RS触发器（从触发器）串接而成，由正、反相时钟脉冲分别控制它们的输入引导门。

图6-4 主从结构JK触发器 图6-5 维持阻塞D触发器

通过分析可知，这种结构的JK触发器，在CP的上升沿和高电平期间，主触发器接收输入J、K信号，而在CP的下降沿将主触发器所存的信息送从触发器，并同时改变输出状态。由于采用主、从触发器的电路结构，触发器的状态改变发生在时钟脉冲的下降沿，而不是象电平触发器在CP高电平或低电平期间，如若时序电路中均采用这种触发器，则不会发生“空翻”现象。

由于主从JK触发器仍在时钟脉冲的高电平期间接收输入信号，并且电路中有两条从输出__Ｑ和Q端反馈到输入的连线，所以产生主从JK触发器的“一次变化”问题。在时钟脉冲的高电平期间，Ｑ和Q互补，并保持状态不变，反馈输入同J、K相“与”后，必然封锁J、K输入信号中的一个。这样，若J、K中的一个引入干扰信号，则可能使主触发器接收，而干扰信号消失后，却不能恢复干扰前的状态。由于“一次变化”问题，限制了主从JK触发器的使用。在使用主从JK触发器时，应格外注意，要保证CP＝１期间，J、K输入保持不变，以免引起误操作。在干扰较重的场合，尽量采用边沿触发器，常见的主从触发器型号有：T018、T2072、T111、7476等。

3.边沿触发器

这类触发器在时钟脉冲触发方式上完全不同于电平触发器和主从触发器，它们仅在时钟脉冲发生变化的边沿，即上升沿或下降沿，才能接收输入的数据并改变触发器的状态。边沿触发器仅对时钟脉冲的变化边沿敏感，故具有很强的抗干扰能力，不但解决了电平触发器的“空翻”现象，也克服了主从JK触发器的“一次变化”问题。边沿的概念一般体现在触发器的逻辑符号上，以“＞”号加在CP端，如图6-6所示。

28

__

(a) (b) (c)

图6-6 边沿触发器的逻辑符号

负边沿触发是在时钟脉冲的下降沿触发，而正边沿触发器是在时钟脉冲的上升沿触发。常见的边沿触发器有三种电路结构：一种是TTL维持阻塞结构，利用电路内部的维持线和阻塞线完成边沿触发，如图6-5所示。常见的是正沿Ｄ触发器，诸如：T077(T1074)、T076、74LS74、74LS174等；二是TTL边沿式结构，采用具有传输时间差的逻辑门完成边沿触发，常见的是负边沿ＪＫ触发器，诸如T078、T079、74LS112、74LS113等；三是CMOS主从结构，利用传输门完成边沿触发，常见的这类触发器有CD4031、CD4027、CD4096等。 三、实验设备与器件

1. 数字电路实验箱 一台

2. 双踪示波器 一台 3. 万用表 一块 4. 器件:74LS00、74LS107、74LS86、T078、T076各一片。 四、实验内容及步骤

1. 基本R-S触发器

① 用74LS00与非门组成一个基本R-S触发器，测试 电路如图6-7所示。

② 按图6-7所示电路接线，将输入端S、R分别接

__数据开关SW1和SW2，输出端Q和Q分别接发光二极管显示

器L1和L2。

③ 按表6-1所给输入数据测试其逻辑功能，并记录在 图6-7 基本RS触发器 表6-1中。

表6-1 基本RS触发器功能测试表 表6-2 D锁存器功能测试表

____R 0 0 1 1 S 0 1 0 1 Q Q __触发器的状态

D CP Q __ Q 0 0 1 0 1 0 1

２.Ｄ型锁存器

__ 1 ① 用74LS00集成电路，按图6-3连接电路，输入端D和时钟脉冲CP分别接数据开关SW1和SW2，输出端Q和Q分别接发光二极管显示器。

② 按表6-2给出的输入逻辑电平，分别记录其输出状态于表6-2中。

３.JK触发器

29

① 测试T078异步置位端Sd和异步复位端Rd的功能。 T078 JK触发器引脚排列如图6-8所示。

Ⅰ 将J、K端和Sd、Rd端分别接数据开关SW1、SW2、SW3和SW4，CP1和CP2相连后接逻辑开关A，Q和Q端接发光二极管显示器L1和L2。

________Ⅱ 按表6-3要求，在Sd、Rd作用期间改变J、K和CP的状态，测试并记录Sd和Rd 对输出状态的控制作用。

表6-3

CP 3 3 J 3 3 K 3 3 ____________Sd __Rd 1 0 0 1 Q __Q

图6-8 T078 JK触发器引脚排列

② 测试T078 JK触发器的逻辑功能

改变J、K状态，并用Sd 和Rd端对触发器进行异步置位或复位。按表6-4要求，测试其逻辑功能，并在表中记录结果。

表6-4

J K CP Qn+1 Qn=0 Qn=1 ____0 0 0 1 1 0 1 1 注: 表示上升沿 表示下降沿

③ 将J、K输入端接高电平（即构成计数型触发器），CP接100KHz时钟脉冲，用示波器测出CP、Q和Q的波形，并描绘之。说明该触发器是上升沿还是下降沿触发的触发器？

4. D触发器

______① 测试T076异步置位端Rd和异步复位端ST076单D触发器管脚排列如图6-9所示。

__d

的功能。

____将D、Sd、Rd端分别接数据开关SW1、SW2、SW3， CP端接逻辑开关A，Q和Q端分别接发光二极管显示 ____器L1和L2。按表6-5要求，在Sd、Rd作用期间改变

____D和CP的状态，测试并记录S30

d

和Rd对输出状态的控

制作用。 图6-9 T076引脚排列图

表6-5

__D 3 3 __CP 3 3 ____Sd 0 1 Rd 1 0 Q Q __ ② 测试T076 D触发器的逻辑功能 改变D的状态，并用S表6-6

D CP Qn+1 Qn=0 Qn=1 d

和Rd端对触发器进行异步置位和复位，按表6-6要求，测试其

逻辑功能，并在表中记录结果。

0 1

③ 去掉SW1与D输入端的连线，并将D输入端和Q端相连构成计数型触发器，CP端接100KHz时钟脉冲，用示波器测试CP、Q和Q的波形，并描绘之。说明该触发器是上升沿还是下

降沿触发的触发器？

5.试用JK触发器及必要的门设计一个能够实现图6-10所示波形的电路图，并用实验方法

进行验证。其中CP为输入脉冲，X、Y、U、V为输出。 图7-10 波形图

﹡6.用实验方法判断T078和74LS107各属于何种(指主从型还时边沿型)触发器？实验方案自拟。

五、预习要求

1.复习各类触发器的逻辑功能、触发方式及内部电路结构； 2.拟出实验电路图及测试步骤。 六、思考题

1. 为解决主从JK触发器的一次变化问题，对CP脉冲有何要求？

2. 若将下降沿触发的JK触发器转换成D触发器，构成的D触发器是什么沿触发的？

________3. 触发器中的Sd和Rd各处于什么状态，触发器才能正常工作？

____4. 为什么与非门构成的基本RS触发器的约束条件为S+R=1?如果基本R-S触发器由或非门构成，则其约束条件是什么？ 七、实验报告要求

____1. 总结Sd和Rd的作用；

2. 记录各触发器的逻辑功能及观察到的波形；

3. 写出判断JK触发器结构的方法、原理及实验结果； 4. 自拟实验方案及具体步骤，记录验证结果。

31