数字逻辑电路设计第二版答案

①. 2个②. 3个 ③. 4个 ④. 5个

9、一个jk触发器的驱动方程为j?k?x，则其逻辑功能与以下哪种触发器相同：

①. jk触发器 ②. sr触发器 ③. d触发器 ④. t触发器

10、下面关于移位寄存器型计数器的反馈函数的描述不正确的是：①. 反馈函数输入输出到移位寄存器的串行输入端 ②. 反馈函数是现态的函数

③. 反馈函数中可以有存储单元 ④. 反馈函数是个组合逻辑单元 三、判断题（每题1分，共10分）

1、存储单元是时序状态机不可缺少的组成部分；（ √ ） 10、环形计数器的有效状态个数，与其位数相同；（ √ ） 四、卡诺图化简（8分）

请将逻辑f(a,b,c,d)=?m (1,2,3,5,7)+d(10,11,12,13,14,15)化简成最简与或式； f=a/d+a/b/c 1

五、组合逻辑分析，要求如下：（8分）

请分析图5所示逻辑的逻辑功能。并画出其真值表； 解：该题目为一加法器电路，完成的加法为： y3y2y1y0=dcba+0011, 故真值表如下： 图5

六、时序逻辑分析，要求如下：（14分）

分析图6所示电路，具体要求如下： 1、 写出驱动方程和输出方程； 2、 写出状态方程；

3、 画出状态转换图或者转换表 1、驱动方程 d1?q1

d0?q1?a?q0 图6

状态方程： q1*

?d1?q1 q0*

?d0?q1?a?q0 2、输出方程：

y?((aq1q0)?(aq1q0))?aq1q0?aq1q0 3、状态表： 或者状态图：

七、组合逻辑设计，要求如下：（8分）

请设计一个三人表决电路。三个人表决一个决议，如果两个或者两个以上的人同意，则决议通过，否则，决议被否决。具体要求如下： 1、 画出真值表；

2、 求出与非-与非函数式； 3、 画出逻辑图； 2 2、 函数式 / / / / // // / / //

九、时序逻辑设计，要求如下：（12分） f(abc)??m(3,5,6,7

)?((abc)?(abc)?(abc)?(abc))?((ab)?(ac)?(bc)) 3、 逻辑图

其他形式的逻辑图略

八、时序逻辑设计，要求如下：（10 分）

利用一个d触发器和一定的门电路实现jk触发器的逻辑功能。要求写出所选触发器的驱动方程，并画出逻辑图； 1、

jk触发器的状态表和状态方程 q*=jq/+k/q

2、 根据d触发器的特性方程可以得到其驱动方程如下： q*=d=jq/+k/q 3、 逻辑图

利用移位寄存器设计一个11101000的串行序列发生器，要求如下：1、 画出状态转化图 2、 求出反馈函数 3、 完成给定电路图，实现该逻辑

1、 选用3位的移位寄存器来实现该逻辑状态图如下：

2、 反馈函数可以通过如下方式确定，其f为反馈函数输出值： 反馈函数：f=q2/q1/+q2/q0+q2q1q0/ 3、 电路图 3 4