象棋定时计数器 - 图文

当开关打到低电平时手动置数

9

4.甲乙表示电路

该电路由74ls160同步十进制计数器和非门74ls04及其译码部分（同总计数器译码部分）构成的二进制加法电路。输入端全部接地，输出端的Qa接非门再接置数端，其CLK信号由80进制减法电路的十位的BO端给出。

仿真如上能实现甲乙两人的切换，并且能在能在手动置数时切换甲乙回合。

10

三.总电路及其仿真

由以上单元电路组装而成

1.进制之间的连接

（1）总计时器之间的连接

第一个六十进制加法电路通过其置数端接一个74ls04非门接至第二个进制的ENT和ENP端口。当第一个六十进制加法电路经过一个循环时，置数端收到置数信号（低电平）经过非门变成高电平从而驱动下一个进制加一。（第二个六十进制和十进制连接同此）

11

(2)总计时器与80倒计时的连接

总计时器与80倒计时的中间由或非门构成的SR锁存器连接。根据SR锁存器的特性，当计时器计时到两小时，Qb端输出高电平使SR锁存器的Rd端由0->1,从而使SR锁存器Q端输出高电平信号驱使80倒计时开始，且该状态不会随Rd的改变而改变。

2.仿真结果

能够完成设计要求的功能

四.硬件接线及调试

1.硬件设备;

数字电路试验箱

12