数字系统设计-流水线CPU设计

课程名称：学 院：

实验报告

数字系统设计实验Ⅱ 信电系

数字系统设计实验Ⅱ 流水线MIPS微处理器设计

Contents

Part 1实验目的 ............................................................................................................. 3 Part 2实验任务 ............................................................................................................. 3 Part 3实验原理 ............................................................................................................. 4 Part 4实验步骤 ........................................................................................................... 12

1.IF级设计……………………………………………………………………………………………………12 2.ID级设计…………………………………………………………………………………………………..14 3.Decode单元设计……………………………………………………………………………………….16 4.ALU单元设计…………………………………………………………………………………………….22 5.EX级设计…………………………………………………………………………………………………..27 6.顶层模块设计……………………………………………………………………………………………..29

Part 5仿真和波形分析…………………………………………………………………………..37

1.IF级仿真分析………………..……………………………………………………………………………37 2.Decode单元仿真分析……..………………………………………………………………………….38 3.ALU仿真分析………………..……………………………………………………………………………40 4.顶层仿真分析………………..…………………………………………………………………………….41

Part 6心得…………………………………………………………………………………………………………42

2 / 42

数字系统设计实验Ⅱ 流水线MIPS微处理器设计

实验报告

一、实验目的

（1） 了解提高CPU性能的方法。

（2） 理解数据冒险、控制冒险的概念以及流水线冲突的解决方法。 （3） 掌握流水线MIPS微处理器的工作原理。 （4） 掌握流水线MIPS微处理器的测试方法。

二、实验任务

设计一个32位流水线MIPS微处理器。设计要求：

（1）至少执行下列MIPS32指令。

① 算数运算指令：ADD ADDU SUB SUBU ADDI ADDU

② 逻辑运算指令：AND OR NOR XOR ANDI ORI XORI SLT SLTI SLTU SLTIU

③ 移位指令：SLL SLLV SRL SRLV SRA

④ 条件分支指令：BEQ BNE BGEZ BGTZ BLEZ BLTZ ⑤ 无条件跳转指令：J JR

⑥ 数据传输指令：LW SW ⑦ 空指令：NOP

（2）在用5级流水线技术，对数据冒险实现转发或阻塞功能。 （3）在XUP Vietex-II Pro开发系统中实现MIPS微处理器，要求CPU的运行速度大于25MHz.

三、 实验原理

1.流水线MIPS CPU总体设计与构建

流水线是数字系统中一种提高系统稳定性和工作速度的方法，广泛应用在高档CPU的构建中。根据MIPS处理器指令的特点，将整体的处理过程分为取指令（IF）、指令译码、执行、存储器访问和寄存器写回五级，对应多周期CPU的五个处理阶段。如图1所示，一个指令的执行需要五个时钟周期，每个时钟周期上升沿来临时，此指令所代表的一系列数据和控制信息转移到下一级处理，从起步到满负荷工作再到停止。

3 / 42

数字系统设计实验Ⅱ 流水线MIPS微处理器设计

图1 流水线流水作业示意图

一条MIPS指令分为五个处理步骤，即五级流水线，的具体执行过程如图2所示。

将

从存储器中读

取指令：IF级

指令译码的同时读取寄存器：ID级

执行操作或地址计算：EX级

读取数据存储器： MEM级

结果写回寄存器： WB级

图2 五级流水线MIPS CPU初步原理框图

为了将各级的数据保存和传递，需要在上图中各级分割线处都加入寄存器，此处根据流水线的性能要求选择不停种类的D触发器，具体代码将在顶层代码中予以介绍。实施方案草图如图3所示：

4 / 42