pcc实验系统使用手册及实验指导书

表1.1 74LS181的逻辑功能表

输入为A和B，输出为F，为正逻辑。

S3 S2 S1 S0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 M=0(算术运算) Cn=1(无进位) F=A F=A+B F=A+B F=0减1 F=A加AB F=AB加(A+B) F=A减B减1 F=AB减1 F=A加AB F=A加B F=AB加(A+B) F=AB减1 F=A加A F=A加(A+B) F=A加(A+B) F=A减1 Cn=0(有进位) F=A加1 F=(A+B)加1 F=(A+B)加1 F=0 F=A加AB加1 F=AB加(A+B)加1 F=A减B F=AB F=A加AB加1 F=A加B加1 F=AB加(A+B)加1 F=AB F=A加A加1 F=A加(A+B)加1 F=A加(A+B)加1 F=A M=1(逻辑运算) F=A F=A+B F=AB F=0 F=AB F=B F=A⊕B F=AB F=A+B F=A⊕B F=B F=AB F=1 F=A+B F=A+B F=A

算器单元所须的T4脉冲信号连接至该单元的T4排针端。实验时，将“时序发生器单元”的微动开关KK2的输出KK2+连接到该单元的T4排针端，按动一下微动开关，即可获得一个单脉冲信号。此实验中的其他S3、S2、S1、S0、M、CN、C_TR1、C_TR2、B_ALU、B_SW、RD等都为电平信号，将他们连接到“开关组单元”中的二进制数据开关上来模拟不同的电平状态。“开关组单元”的SW1--SW17为相互独立的二进制数据开关，开关向上时为0，开关向下时为1，每个开关无固定用途，可根据实验具体情况选用，为方便实验，实验板丝印上将若干开关又重定义了一些控制信号的名称，以方便实验连线和查找。

对于单总线数据通路，做实验时就要分时控制总线，即在一个时间不能有两个或两个以上的数据输出至总线上，这样会造成总线数据冲突。在此实验时，当向TR1或TR2工作暂存器打入数据时，数据开关三态门打开，这时应保证运算器输出三态门关闭；同样，当运算器输出结果至总线时也应保证数据输入三态门是在关闭状态。

本HS-PCC计算机组成原理实验系统中的所有LED指示灯均为亮时所示状态为高电平（1），灯不亮时所示其状态为低电平（0）。

在做本实验时，结合本实验系统配套的上位机联机操作软件，将实验系统和PC微机用配套的串行电缆相连，打开实验系统电源，在软件中选择正确的串口并保证通讯成功后，选择【视图】—【部件通路图】—【算术逻辑运算】，即可实时观测该实验各个控制信号的状态、显示动态数据流及总线数据是否冲突等各种情况，以使实验效果更形象直观。

35

四、实验步骤

1、连接实验线路。参考实验连线图见图1.2。图中将用户需要连接的信号线用小圆圈标明（以后其它实验相同，不再说明）。仔细检查无误后，接通电源。

....KK2+T4...............D7...D0AJ1D7...D0运算器单元S3输入设备单元...CNC_TR1C_TR2B_ALURDB_SW......SW16...SW11(S3...CN)SW10(C_TR1)SW9(C_TR2)SW7(B_ALU)SW4(CS)SW3(B_SW)开关组单元.D0...D7时序信号发生器单元总线单元

图1.2 运算器组成实验接线图

2、先置相关的控制信号为初始态，即使运算器和输入设备的输出都为高阻态（B_ALU=1、B_SW=1）,“输入设备单元”中的RD信号可以一直为低电平（RD=0）,暂存器TR1和TR2的门控信号都为低电平（C_TR1=0、C_TR2=0）。

3、通过“输入设备单元”的数据开关向暂存器TR1中置数。

① 拨动8位数据开关形成一个8位二进制数。（如01100010）。

② 数据开关上的数据输出至总线（B_SW=0）,打开暂存器TR1的门控信号（C_TR1=1）。 ③ 按动微动开关KK2，产生一个T4脉冲，将数据开关上的数据（01100010）打入到TR1中。然后关掉暂存器TR1的门控信号（C_TR1=0）。

4、通过“输入设备单元”的数据开关向暂存器TR2中置数。 ① 拨动8位数据开关形成一个8位二进制数。（如10101101）。

② 数据开关上的数据输出至总线（B_SW=0）,打开暂存器TR2的门控信号（C_TR2=1）。

③ 按动微动开关KK2，产生一个T4脉冲，将数据开关上的数据（10101101）打入到TR2

36

中。然后关掉暂存器TR2的门控信号（C_TR2=0）。

5、关掉数据开关的输出三态门（B_SW=1），打开运算器的数据输出三态门（B_ALU=0）,使运算器输出至总线上。此时，改变运算器的控制信号S3、S2、S1、S0、M及CN的状态，就可获得不同的运算结果。参照表1.1其逻辑功能表。

如：先检验TR1和TR2中打入的数是否正确，可将S3、S2、S1、S0及M分别置为1、1、1、1、1时总线上显示的为TR1中的数；而置成1、0、1、0、1时则显示的为TR2中的数。

五、实验要求

1、做好实验预习，掌握运算器的数据传送通路和ALU的功能特性，并熟悉本实验中所用的控制开关的作用和使用方法。

2、置数TR1=62H，TR2=ADH，改变运算器的功能设置，观察运算器的输出，记录到下表1.2中，并进行理论分析，得出结论。

表1.2

DR1 62 DR2 AD

37

S3 S2 S1 S0 ００００ ０００１ ００１０ ００１１ ０１００ ０１０１ ０１１０ ０１１１ １０００ １００１ １０１０ １０１１ １１００ １１０１ １１１０ １１１１ M=0（算术运算） Cn=1 无进位 F=（ ） F=（ ） F=（ ） F=（ ） Cn=0 有进位 F=（ ） F=（ ） F=（ ） F=（ ） M=1 （逻辑运算） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ） F=（ ）

实验二 进位控制实验

一、实验目的

1、了解带进位控制的运算器中的进位控制电路的组成结构。 2、验证带进位控制的算术运算器功能发生器的功能。

二、实验设备

1、HS-PCC计算机组成原理教学实验系统一台，排线若干。 2、PC微机一台（选配）。

三、实验原理

运算器的首要功能是完成对数据的算术和逻辑运算，它在给出运算结果的同时，还给出结果的某些特征，如有无进位，结果是否为零，溢出否等，这些结果特征信息通常保存在几个特定的触发器中及一些功能电路来控制。

本实验的进位控制运算器的实验通路图如图2.1所示。 本实验在实验一的基础上，增加进位控制部分。运算器的最高位进位输出CN+4连接到一个锁存器（74LS74）的D输入端，锁存器的打入时钟由进位允许信号CP逻辑取反后和T4脉冲进行逻辑与产生，即当CP控制信号为低电平（0）时，此时再当有一个T4脉冲到来时，则会使D触发器产生一个有效的打入时钟，会将当前的运算器的最高位进位CN+4取反打入到进位锁存器中。由于我们实验中的74LS181用的是正逻辑，所以当产生进位时CN+4为低电平，反之为高电平，同样，运算器的最低位CN也是低电平时为有进位输入。当进位允许信号CP低电平时，锁存器中的进位位取反后进入运算器的最低进位输入位CN。

进位锁存器的清零端CLR以连接到了“开关组单元”的总清开关CLR上，所以拨动CLR开关1→0→1，可以使进位锁存器清零。进位位为1时进位指示灯亮，为0时灭。

由于进位锁存器是在T4时刻打入的，所以当改变运算器的控制状态，若运算器的最高位CN+4产生进位，只有在按动KK2产生一个T4脉冲时才将进位打入到进位锁存器中，而此时总线上显示的运算器的运算结果也会发生改变，为最低位CN为0的运算状态。

四、实验步骤

1、连接实验线路。参考实验连线图见图2.2。仔细检查无误后，接通电源。

2、将进位标志清零，方法为拨CLR开关从1→0→1。

3、用二进制数据开关向TR1和TR2置数。具体操作步骤同实验一。

4、关闭数据开关输出三态门（B_SW=1）,打开运算器输出三态门（B_ALU=0）,此时若做

38