南信大计算机组成原理实验三报告 - 图文

南京信息工程大学实验（实习）报告

实验（实习）名称 按题要求设计存储器 日期 2012.4.21得分指导教师马利 系计软院专业计科年级2010班次1班姓名学号

一、实验目的

综合使用Protel进行综合设计

二、实验内容

1.完成图纸设置（改图纸号） 2.添加元器件库 3.CPU采用8086，用4片8K*8位的ROM（采用2764）和10片8K*8位的RAM(采用6264)组成存储器，地址锁存器采用8282，数据缓冲器采用8286，控制信号为DT/R,译码器采用74ALS138；

4.绘出完整的原理图。

三、实验练习题

某机器中，已知ROM区域的地址空间为0000H~3FFFH（用8K*8位的ROM芯片（2764）构成），RAM的起始地址为6000H，地址空间为40K*16位（用8K*8位的RAM芯片（6264）构成）。假设RAM芯片有CS和WE（上面有横杠）信号控制端，CPU（8086）的地址总线为A15~A0，数据总线为D15~D0，控制信号为T/W（W上面有横杠），MREQ（上面有横杠），（访存），要求、 1。画出地址译码方案

2。将ROM和RAM同CPU相连

四、实验步骤

1.新建一个SCH文件；

2.place→→part→→→Browse→选择8088；

3.Place→Parts→Browse→选择8282，添加两个；

1/9

4.Place→Parts→Browse→选择8286，添加两个； 5.Place→Parts→Browse→选择2764，连续添加四个；

6.Place→Parts→Browse→选择6264，连续添加十个； 7.Place→Parts→Browse→选择38译码器；

8.所有元器件分布如图所示；

2/9

9.划线并添加网络标签；

3/9

CPU ALU-8282STB CPU DT/R*-8286T CPUDEN*-8286OE* CPURD*-6264、2764OE* CPU WR*-6264WE*

10.将两个8282地址锁存器的OE/相连，并且接地；

4/9